[發明專利]輸入/輸出總線中的毛刺檢測有效
| 申請號： | 201811253708.2 | 申請日： | 2018-10-26 |
| 公開（公告）號： | CN109709475B | 公開（公告）日： | 2023-09-19 |
| 發明（設計）人： | P·基梅爾曼 | 申請（專利權）人： | 恩智浦美國有限公司 |
| 主分類號： | G01R31/317 | 分類號： | G01R31/317 |
| 代理公司： | 中國貿促會專利商標事務所有限公司 11038 | 代理人： | 張小穩 |
| 地址： | 美國得*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 輸入 輸出 總線 中的 毛刺 檢測 | ||
【權利要求書】：
1.一種延遲電路，其特征在于，包括：
被配置成接收數據輸入的連接器墊；
被配置成接收具有時鐘邊沿的時鐘輸入的墊管腳；
接收所述數據輸入的第一數據線；
接收所述數據輸入的第二數據線，所述第二數據線包括輸出延遲的數據輸出的延遲電路；和
接受所述數據輸入和延遲的數據輸出并輸出邏輯狀態的至少一個邏輯門，其中所述邏輯狀態指示數據輸入或延遲數據輸出中是否存在毛刺；
其中所述延遲電路包括至少一個延遲元件，以在指示是否檢測到毛刺的時鐘邊沿處記錄在所述至少一個邏輯門的邏輯狀態；
其中所述數據輸入和所述延遲數據輸出之間的時間差等于在所述時鐘邊沿處結束的電路建立時間段；和
毛刺檢測電路，被配置為如果在所述電路建立時間段之外，則忽略所檢測到的毛刺。
2.根據權利要求1所述的延遲電路，其特征在于，所述延遲電路包括鎖存器延遲鏈電路或延遲緩沖器。
3.根據權利要求1所述的延遲電路，其特征在于，所述延遲電路包括多個鎖存器或多個延遲緩沖器。
4.根據權利要求3所述的延遲電路，其特征在于，進一步包括多個邏輯門，其中來自所述多個鎖存器或緩存器的所述數據線輸出用于確定所述延遲電路中的間歇毛刺。
5.根據權利要求1所述的延遲電路，其特征在于，所述至少一個邏輯門為單個異或門。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于恩智浦美國有限公司，未經恩智浦美國有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811253708.2/1.html，轉載請聲明來源鉆瓜專利網。
