[發明專利]一種時序及波形生成裝置及方法

在審

• 申請號: 201811243490.2
• 申請日: 2018-10-24
• 公開（公告）號: CN109143045A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 孟楊;鄧標華
• 申請（專利權）人: 武漢精鴻電子技術有限公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 薛玲

本發明提出了一種時序及波形生成裝置及方法。本發明裝置包括一個向量發生器、多組時序及波形處理單元；其中，每組時序及波形處理單元由一個時序產生器和一個波形控制器構成；向量發生器分別與多組時序發生器連接；所述時序產生器與所述波形控制器連接；所述向量發生器用于提供測試向量和時序信息；所述時序產生器用于根據時序信息產生定時沿；所述波形控制器用于根據定時沿將該測試向量轉換成波形信號。本發明方法通過所述波形控制器中分配器將定時沿信號分配到子處理單元碼型中；所述波形控制器中碼型格式器接收的測試向量在每個測試周期測試向量根據其碼型選擇對應的定時沿信號產生波形。本發明解決了自動測試設備輸出時序精度低的問題。

技術領域

本發明涉及數字集成電路測試領域，尤其是涉及一種時序及波形生成裝置及方法。

背景技術

集成電路(Integrated Circuits，IC)，按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和混合集成電路三類。數字集成電路具有體積小、功耗低、可靠性高、成本低且使用方便等優點。在自動控制、測量儀器、通信和電子計算機等領域得到了廣泛的應用。

IC測試是集成電路產業的一個重要組成部分，是保證集成電路性能，質量的關鍵環節之一。數字IC功能測試用于保證測試器件能夠正確完成其預期的功能。為了達到測試目的，一般會利用測試向量(Test Pattern，TP)，來檢測被測器件的內部故障。測試向量是一串連續的“0”和“1”組成的數字序列。在功能測試前，通過對被測芯片功能分析，將所需的測試向量和時序要求下載到自動測試設備(Automatic Test Equipment,ATE)的向量發生器(Pattern Generator,PG)中，測試系統啟動后，向量發生器按照一定順序將測試向量送到時序波形產生器，最后經驅動電路送到芯片的對應管腳上。

ATE是IC測試的重要工具。隨著超大規模集成電路技術的發展，IC集成度越來越高，功能越來越復雜，高密度，高速芯片不斷出現。而測試設備的性能要求遠高于被測芯片，因此對測試設備也提出了更高的要求，要求提供更多的獨立測試通道(幾百甚至上千路)，高精度的時序產生電路(皮秒級)，較大的測試向量存儲空間等。

在申請公開號為CN202014257U的中國專利申請中公開了一種數字IC測試系統的時序產生電路，該專利中的時序產生電路比較簡單主要由一個32位的可編程計數器和2個32位比較器組成，產生波形定時精度完全由時鐘信號頻率決定。該專利只有2個比較器，所以產生的信號在單個周期內最多只能發生2次變化，無法產生更復雜的波形。該專利只能提供8組獨立時鐘設置，在測試時序較復雜的芯片時會不夠用。

在申請公開號為CN101512362A的中國專利申請中公開了一種自動測試設備的數字波形產生及測量方法，該專利中的數字波形產生器主要由存儲裝置和高速SERDES構成，測試前將希望輸出的波形按SERDES的周期分解，然后存儲在存儲器中。測試時并行從存儲器取出數據，送入高速SERDES進行并串轉換，產生數字波形。但是當測試周期很小且測試時間較長時，該專利提供的方案需要較大的存儲器空間，隨著存儲空間的變大讀取速度會變慢，讀取存取器的速度會趕不上SERDES的轉換速度，成為輸出波形速度的瓶頸。另外皮秒級的定時需要使用FPGA的專業高速SERDES(速度大于1G)，一般只有高端的FPGA才有，不僅數量有限，而且有特殊的電氣限制，輸入被測設備(Device Under Test,DUT)前需要加入復雜的外圍電路進行信號調理。另外SERDES功耗較高，也會導致設計的復雜度提高。

在申請公開號為CN108471303A的中國專利申請中公開了一種基于FPGA的可編程納秒級定時精度脈沖發生器，采用xilinx spartan6 FPGA的OSERDES控制模塊，定時精度只能做到納秒級別。