[發(fā)明專(zhuān)利]一種應(yīng)用于工藝非受控檢測(cè)的兩級(jí)TDC電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201811239395.5
• 申請(qǐng)日: 2018-10-23
• 公開(kāi)（公告）號(hào): CN109634089B
• 公開(kāi)（公告）日: 2020-08-21
• 發(fā)明（設(shè)計(jì)）人: 史江義;郭海;孟坤;馬佩軍;吳秋緯;曹仁杰;魚(yú)鯀;張華春
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西安電子科技大學(xué)
• 主分類(lèi)號(hào): G04F10/00
• 分類(lèi)號(hào): G04F10/00
• 代理公司: 西安嘉思特知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 張捷

本發(fā)明公開(kāi)了一種應(yīng)用于工藝非受控檢測(cè)的兩級(jí)TDC電路，包括第一級(jí)環(huán)形延時(shí)鏈TDC、時(shí)間余量選擇電路和第二級(jí)游標(biāo)型TDC。第一級(jí)環(huán)形延時(shí)鏈TDC對(duì)輸入的兩路信號(hào)進(jìn)行粗量化，同時(shí)，利用環(huán)形結(jié)構(gòu)擴(kuò)展測(cè)量動(dòng)態(tài)范圍；時(shí)間余量選擇電路將粗量化后剩余的小于一個(gè)延時(shí)單元的時(shí)間余量傳遞到第二級(jí)去細(xì)量化；第二級(jí)游標(biāo)型TDC利用兩條快慢不同的延時(shí)鏈對(duì)第一級(jí)剩余的時(shí)間余量進(jìn)一步細(xì)量化，測(cè)量分辨率可以通過(guò)兩條延時(shí)鏈上的延時(shí)單元差值調(diào)節(jié)。本發(fā)明有效的解決了傳統(tǒng)TDC電路中面積與動(dòng)態(tài)范圍的矛盾，分辨率與設(shè)計(jì)復(fù)雜度的矛盾，可以滿(mǎn)足基于延時(shí)測(cè)量的大規(guī)模數(shù)字集成電路工藝非受控檢測(cè)對(duì)TDC電路的各項(xiàng)需求。

技術(shù)領(lǐng)域

本發(fā)明屬于時(shí)間測(cè)量技術(shù)領(lǐng)域，具體涉及一種應(yīng)用于工藝非受控檢測(cè)的兩級(jí)TDC電路。

背景技術(shù)

科技技術(shù)深入發(fā)展的今天，高精度測(cè)量依舊是多個(gè)領(lǐng)域都在探究的前沿課題。高精度數(shù)字時(shí)間轉(zhuǎn)換器(TDC)最早從高能粒子測(cè)量領(lǐng)域發(fā)展而來(lái)，目前已經(jīng)擴(kuò)展到很多其他重要的應(yīng)用領(lǐng)域，如核醫(yī)學(xué)成像、雷達(dá)、符合系統(tǒng)、全數(shù)字化相位鎖相環(huán)和激光測(cè)距等。本發(fā)明中的TDC電路主要應(yīng)用于集成電路制造過(guò)程中工藝非受控的檢測(cè)，由于集成電路制造過(guò)程中，廠家未按照既定的工藝步驟執(zhí)行，或者故意在某些工藝上做了改動(dòng)，導(dǎo)致電路性能下降或加速老化，這對(duì)芯片成本及可靠性等造成重大影響，因此選擇工藝非受控影響最為顯著，最容易測(cè)量的延時(shí)這一參數(shù)，通過(guò)兩級(jí)TDC電路對(duì)關(guān)鍵路徑延時(shí)進(jìn)行測(cè)量，來(lái)實(shí)現(xiàn)對(duì)工藝改動(dòng)的檢測(cè)。

TDC電路的主要功能是，用一個(gè)特定的時(shí)間精度來(lái)對(duì)兩個(gè)信號(hào)上升沿之間的時(shí)間間隔進(jìn)行數(shù)字量化。TDC的電路類(lèi)型有很多種，應(yīng)用比較廣泛的是基于延時(shí)鏈型的，例如有抽頭延時(shí)型、游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換器。而在實(shí)現(xiàn)平臺(tái)上，包括ASIC(Application SpecificIntegrated Circuit)和FPGA(Field Programmable Gate Array)兩類(lèi)。隨著各領(lǐng)域?qū)r(shí)間測(cè)量技術(shù)的要求提高，TDC電路也在不斷的發(fā)展。

田中一在其發(fā)表的論文“游標(biāo)型時(shí)間數(shù)字轉(zhuǎn)換器的研究與設(shè)計(jì)”(哈爾濱工業(yè)大學(xué)碩士學(xué)位論文2012.7)中提出了一種環(huán)形游標(biāo)型TDC電路，該設(shè)計(jì)采用游標(biāo)型作為設(shè)計(jì)基礎(chǔ)，利用環(huán)形結(jié)構(gòu)來(lái)擴(kuò)展游標(biāo)型TDC的動(dòng)態(tài)范圍，解決了動(dòng)態(tài)范圍與測(cè)量精度的矛盾。該方法的不足之處是，在實(shí)際的ASIC實(shí)現(xiàn)過(guò)程中，均勻環(huán)形的設(shè)計(jì)不易布局布線實(shí)現(xiàn)，結(jié)構(gòu)太過(guò)于理想，并且電路中仍然使用了15級(jí)延時(shí)單元和雙邊沿類(lèi)型檢測(cè)器，需要對(duì)上升沿和下降沿都進(jìn)行檢測(cè)，整體電路面積較大，結(jié)構(gòu)復(fù)雜。

中國(guó)科學(xué)院微電子研究所在其申請(qǐng)的專(zhuān)利文獻(xiàn)“一種基于時(shí)間放大器的兩步式時(shí)間數(shù)字轉(zhuǎn)換器”(申請(qǐng)?zhí)朇N201810325595.6，公開(kāi)號(hào)CN108549205A)中公開(kāi)了一種基于時(shí)間放大器的兩步式時(shí)間數(shù)字轉(zhuǎn)換器，其中第一級(jí)粗量化后，經(jīng)過(guò)時(shí)間放大，第二級(jí)在進(jìn)行細(xì)量化。該設(shè)計(jì)存在的不足之處是，時(shí)間放大器的使用，無(wú)論是對(duì)電路設(shè)計(jì)復(fù)雜度、面積、功耗，還是轉(zhuǎn)換速度都會(huì)造成影響。并且在我們給定的應(yīng)用場(chǎng)景下，大規(guī)模數(shù)字電路中插入多個(gè)全定制時(shí)間放大器單元，不符合實(shí)際應(yīng)用情況。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種可應(yīng)用于大規(guī)模數(shù)字集成電路工藝非受控檢測(cè)的兩級(jí)TDC電路，同時(shí)滿(mǎn)足工藝非受控檢測(cè)對(duì)分辨率、測(cè)量動(dòng)態(tài)范圍、面積功耗以及設(shè)計(jì)復(fù)雜度等需求。本發(fā)明要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn)：

一種應(yīng)用于工藝非受控的兩級(jí)TDC電路，包括：

第一級(jí)環(huán)形延時(shí)鏈TDC電路，電連接待測(cè)電路的關(guān)鍵路徑，用于對(duì)所述關(guān)鍵路徑兩端的信號(hào)產(chǎn)生的時(shí)間間隔進(jìn)行第一量化處理以確定第一延時(shí)時(shí)間；

時(shí)間余量選擇電路，電連接所述第一級(jí)環(huán)形延時(shí)鏈TDC電路，用于傳遞所述第一量化處理后的剩余時(shí)間余量；

第二級(jí)游標(biāo)型TDC電路，電連接所述時(shí)間余量選擇電路，用于所述剩余時(shí)間余量進(jìn)行第二量化處理以確定第二延遲時(shí)間。