[發明專利]印刷布線板

有效

• 申請號: 201811233846.4
• 申請日: 2018-10-23
• 公開（公告）號: CN109699121B
• 公開（公告）日: 2023-04-11
• 發明（設計）人: 足立武馬;牧野年秀;野口英俊
• 申請（專利權）人: 揖斐電株式會社
• 主分類號: H05K1/14
• 分類號: H05K1/14;H05K1/11;H05K1/02
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 黃綸偉;李輝

本發明提供印刷布線板。該印刷布線板的安裝可靠性較高。實施方式的印刷布線板具有：芯基板，其具有第1導體層(34F)和第2導體層(34S)；以及構建層(Bu1、Bu2)，它們層疊在芯基板上。而且，構建層(Bu1、Bu2)具有內側導體層和最外側導體層。形成各導體層的導體電路具有底角，至少1個形成內側導體層的導體電路的底角比形成第1導體層的導體電路的底角大。

技術領域

本發明涉及具有芯基板、交替地層疊在芯基板上的導體層、以及樹脂絕緣層的印刷布線板。

背景技術

專利文獻1在圖2A中公開了多層印刷布線板。在該印刷布線板上，交替地層疊有絕緣層和導體層，相鄰的導體層利用形成在絕緣層上的通孔連接。此外，專利文獻1在圖9A～9E和圖10A～10E、圖11、圖12A～12B中示出了多層印刷布線板的制造方法。根據專利文獻1的圖9B，在絕緣層上形成有用于形成直到銅箔為止的通孔的開口。然后，在該開口內形成有通孔。因此，如圖9E所示，在絕緣層的兩個面上形成有導體層。而且，在專利文獻1中，通過在圖9E的電路基板的兩個面上交替地層疊絕緣層和導體層而制造出圖12A所示的多層印刷布線板。

專利文獻1：日本特開2012-156525號公報

[專利文獻1的課題]

根據圖9A～9E、圖10A～10E、圖11和圖12A～12B所示的制造方法，在專利文獻1中，認為圖9E的電路基板是芯基板。而且，該芯基板具有直至銅箔的通孔。例如，認為當專利文獻1的圖12A所示的多層印刷布線板因熱循環受到應力時，圖9E所示的電路基板(芯基板)會受到較大的應力。特別是，認為作用于形成在專利文獻1的圖9E所示的電路基板(芯基板)上的通孔的底面與銅箔(導體電路)之間的界面的應力較大，該銅箔與該底面連接。設想圖9E所示的電路基板(芯基板)內的通孔的底面與銅箔(導體電路)之間的連接可靠性會因該應力而下降。

發明內容

本發明的印刷布線板由以下部件構成：芯基板，其具有：具有第1面和與所述第1面為相反側的第2面的芯層、所述芯層的所述第1面上的第1導體層、所述芯層的所述第2面上的第2導體層、以及貫穿所述芯層并將所述第1導體層和所述第2導體層連接的通孔導體；第1樹脂絕緣層，其具有第3面和與所述第3面為相反側的第4面，以所述第4面與所述第1面對置的方式形成在所述第1面和所述第1導體層上；第2樹脂絕緣層，其具有第7面和與所述第7面為相反側的第8面，以所述第8面與所述第2面對置的方式形成在所述第2面和所述第2導體層上；內側第1導體層，其形成在所述第1樹脂絕緣層的所述第3面上；內側第2導體層，其形成在所述第2樹脂絕緣層的所述第7面上；最外側第1樹脂絕緣層，其具有第5面和與所述第5面為相反側的第6面，以所述第6面面向所述1面的方式形成在所述第1樹脂絕緣層和所述內側第1導體層上；最外側第2樹脂絕緣層，其具有第9面和與所述第9面為相反側的第10面，以所述第10面面向所述第2面的方式形成在所述第2樹脂絕緣層和所述內側第2導體層上；最外側第1導體層，其形成在所述最外側第1樹脂絕緣層上；最外側第2導體層，其形成在所述最外側第2樹脂絕緣層上；第1阻焊層，其形成在所述最外側第1樹脂絕緣層和所述最外側第1導體層上；以及第2阻焊層，其形成在所述最外側第2樹脂絕緣層和所述最外側第2導體層上。而且，形成所述第1導體層的導體電路的截面形狀為大致梯形，形成所述第2導體層的導體電路的截面形狀為大致梯形，形成所述內側第1導體層的導體電路的截面形狀為大致梯形，形成所述內側第2導體層的導體電路的截面形狀為大致梯形，形成所述最外側第1導體層的導體電路的截面形狀為大致梯形，形成所述最外側第2導體層的導體電路的截面形狀為大致梯形，所述第1面、所述第2面、所述第3面、所述第5面、所述第7面和所述第9面分別具有粗糙面，所述第1面的粗糙面具有第1十點平均粗糙度(rz1)，所述第2面的粗糙面具有第2十點平均粗糙度(rz2)，所述第3面的粗糙面具有第3十點平均粗糙度(rz3)，所述第5面的粗糙面具有第5十點平均粗糙度(rz5)，所述第7面的粗糙面具有第7十點平均粗糙度(rz7)，所述第9面的粗糙面具有第9十點平均粗糙度(rz9)，所述rz3裝置在所述rz3、所述rz1、所述rz2、所述rz5和所述rz9之中最小，所述rz7在所述rz7、所述rz1、所述rz2、所述rz5和所述rz9之中最小，所述第1導體層、所述第2導體層、所述內側第1導體層、所述內側第2導體層、所述最外側第1導體層和所述最外側第2導體層由金屬箔、所述金屬箔上的種子層和所述種子層上的電鍍膜形成，所述第1導體層由多個第1導體電路、以及相鄰的所述第1導體電路之間的第1空間形成，所述第2導體層由多個第2導體電路、以及相鄰的所述第2導體電路之間的第2空間形成，所述內側第1導體層由多個內側第1導體電路、以及相鄰的所述內側第1導體電路之間的內側第1空間形成，所述內側第2導體層由多個內側第2導體電路、以及相鄰的所述內側第2導體電路之間的內側第2空間形成，所述最外側第1導體層由多個最外側第1導體電路、以及相鄰的所述最外側第1導體電路之間的最外側第1空間形成，所述最外側第2導體層由多個最外側第2導體電路、以及相鄰的所述最外側第2導體電路之間的最外側第2空間形成，所述第1導體電路具有第1導體電路寬度，所述第2導體電路具有第2導體電路寬度，所述內側第1導體電路具有內側第1導體電路寬度，所述內側第2導體電路具有內側第2導體電路寬度，所述最外側第1導體電路具有最外側第1導體電路寬度，所述最外側第2導體電路具有最外側第2導體電路寬度，所述第1導體電路寬度具有最小第1導體電路寬度，所述第2導體電路寬度具有最小第2導體電路寬度，所述內側第1導體電路寬度具有最小內側第1導體電路寬度，所述內側第2導體電路寬度具有最小內側第2導體電路寬度，所述最外側第1導體電路寬度具有最小最外側第1導體電路寬度，所述最外側第2導體電路寬度具有最小最外側第2導體電路寬度，所述最小內側第1導體電路寬度在所述最小內側第1導體電路寬度、所述最小第1導體電路寬度、所述最小第2導體電路寬度、所述最小最外側第1導體電路寬度和所述最小最外側第2導體電路寬度之中最小，所述最小內側第2導體電路寬度在所述最小內側第2導體電路寬度、所述最小第1導體電路寬度、所述最小第2導體電路寬度、所述最小最外側第1導體電路寬度和所述最小最外側第2導體電路寬度之中最小，所述第1空間具有第1空間的寬度，所述第2空間具有第2空間寬度，所述內側第1空間具有內側第1空間的寬度，所述內側第2空間具有內側第2空間寬度，所述最外側第1空間具有最外側第1空間寬度，所述最外側第2空間具有最外側第2空間寬度，所述第1空間的寬度具有最小第1空間寬度，所述第2空間寬度具有最小第2空間寬度，所述內側第1空間的寬度具有最小內側第1空間寬度，所述內側第2空間寬度具有最小內側第2空間寬度，所述最外側第1空間寬度具有最小最外側第1空間寬度，所述最外側第2空間寬度具有最小最外側第2空間寬度，所述最小內側第1空間寬度在所述最小內側第1空間寬度、所述最小第1空間寬度、所述最小第2空間寬度、所述最小最外側第1空間寬度和所述最小最外側第2空間寬度之中最小，所述最小內側第2空間寬度在所述最小內側第2空間寬度、所述最小第1空間寬度、所述最小第2空間寬度、所述最小最外側第1空間寬度和所述最小最外側第2空間寬度之中最小，所述最小第1導體電路在所述最小第1導體電路的底面與所述最小第1導體電路的側面之間具有第1底角，所述最小第2導體電路在所述最小第2導體電路的底面與所述最小第2導體電路的側面之間具有第2底角，所述最小內側第1導體電路在所述最小內側第1導體電路的底面與所述最小內側第1導體電路的側面之間具有內側第1底角，所述最小內側第2導體電路在所述最小內側第2導體電路的底面與所述最小內側第2導體電路的側面之間具有內側第2底角，所述最小最外側第1導體電路在所述最小最外側第1導體電路的底面與所述最小最外側第1導體電路的側面之間具有最外側第1底角，所述最小最外側第2導體電路在所述最小最外側第2導體電路的底面與所述最小最外側第2導體電路的側面之間具有最外側第2底角，所述內側第1底角在所述內側第1底角、所述第1底角、所述第2底角、所述最外側第1底角和所述最外側第2底角之中最大，所述內側第2底角在所述內側第2底角、所述第1底角、所述第2底角、所述最外側第1底角和所述最外側第2底角之中最大。