[發明專利]金屬-絕緣體-金屬電容器、包含其的半導體結構及其制作方法

有效

• 申請號: 201811227711.7
• 申請日: 2018-10-22
• 公開（公告）號: CN110323209B
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 張耀文
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/64
• 分類號: H01L23/64;H01L21/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蔣林清

本發明實施例涉及一種金屬?絕緣體?金屬電容器、包含其的半導體結構及其制作方法。更具體地，涉及一種MIM電容器，其包含底部電極、安置在所述底部電極上方的中間電極、安置在所述中間電極上方的頂部電極、夾置在所述底部電極與所述中間電極之間的第一介電質層，及夾置在所述中間電極與所述頂部電極之間的第二介電質層。所述底部電極的表面及所述頂部電極的表面分別包括低于0.35nm的Ra值及低于0.4nm的Rq值。

技術領域

本發明實施例涉及金屬-絕緣體-金屬電容器、包含有金屬-絕緣體-金屬電容器的半導體結構及其制作方法。

背景技術

集成芯片形成在包含數百萬或數十億個晶體管裝置的半導體裸片上。晶體管裝置經配置以充當切換器及/或產生功率增益以啟用集成芯片的邏輯功能性(例如，形成經配置以執行邏輯功能的處理器)。集成芯片通常還包含無源裝置，例如電容器、電阻器、電感器、變阻器等。無源裝置廣泛用于控制集成芯片特性(例如，增益、時間常量等)且為集成芯片提供大范圍的不同功能性(例如，在相同裸片上制作模擬及數字電路)。

在無源裝置當中，例如金屬-絕緣體-金屬(MIM)電容器的電容器(其包含由電容器介電質分離的至少一頂部金屬板及一底部金屬板)通常實施在集成電路中。

發明內容

本發明的一實施例涉及一種金屬-絕緣體-金屬(MIM)電容器，其包括：底部電極；中間電極，其安置在所述底部電極上方；頂部電極，其安置在所述中間電極上方；第一介電質層，其夾置在所述底部電極與所述中間電極之間；及第二介電質層，其夾置在所述中間電極與所述頂部電極之間，其中所述底部電極的表面及所述頂部電極的表面分別包括低于0.35納米(nm)的算術平均粗糙度(Ra)值及低于0.4nm的均方根粗糙度(Rq)值。

本發明的一實施例涉及一種包含MIM電容器的半導體結構，其包括：襯底，其包括第一區及第二區；第一電容器，其安置在所述第一區中且包括多個第一電極；及第二電容器，其安置在所述第二區中且與所述第一電容器電隔離，所述第二電容器包括多個第二電極，其中所述第一電極的部分的表面及所述第二電極的部分的表面分別包括低于0.35nm的Ra值及低于0.4nm的Rq值。

本發明的一實施例涉及一種用于制作包含MIM電容器的半導體結構的方法，其包括：通過原子層沉積(ALD)在襯底上方形成第一導電層；圖案化所述第一導電層以形成底部電極；在所述底部電極上方形成第一介電質層；在所述第一介電質層上方形成第二導電層；圖案化所述第二導電層以形成中間電極；在所述中間電極上方形成第二介電質層；通過ALD在所述第二介電質層上方形成第三導電層；及圖案化所述第三導電層以形成頂部電極，其中所述第一導電層的表面及所述第三導電層的表面分別包括低于0.35nm的Ra值及低于0.4nm的Rq值。

附圖說明

在結合附圖閱讀時，從以下[實施方式]最佳理解本揭露的方面。應注意，根據產業中的標準實踐，各種構件未按比例繪制。事實上，為清楚論述，可任意地增大或減小各種構件的尺寸。

圖1是表示根據本揭露的方面的用于制作MIM電容器的方法的流程圖。

圖2是表示根據本揭露的方面的用于制作包含MIM電容器的半導體結構的方法的流程圖。

圖3到14是說明在一或多個實施例中根據本揭露的方面構建的各個制造階段的MIM電容器的示意圖。

圖15到17是說明在一或多個實施例中根據本揭露的方面構建的各個制造階段的包含MIM電容器的半導體結構的示意圖。

具體實施方式