[發(fā)明專利]三相位單軌預(yù)充電邏輯裝置

有效

• 申請?zhí)枺?/td>: 201811219004.3
• 申請日: 2018-10-19
• 公開（公告）號: CN109474415B
• 公開（公告）日: 2022-06-21
• 發(fā)明（設(shè)計）人: 趙毅強;蔡里昂;葉茂;馬浩誠;辛睿山
• 申請（專利權(quán)）人: 天津大學(xué)
• 主分類號: H04L9/00
• 分類號: H04L9/00
• 代理公司: 天津市北洋有限責(zé)任專利代理事務(wù)所 12201
• 代理人: 劉國威

本發(fā)明涉及信息安全領(lǐng)域、抗功耗攻擊領(lǐng)域，為防止攻擊者通過放慢時鐘獲得放電階段的功耗差異，從而使得防護失效。同時該種邏輯單元可以使得單元的功耗在每個求值周期內(nèi)都是相同的，消除不同輸入信號下的功耗差異，使得攻擊者不能通過DPA攻擊獲取密鑰。為此，本發(fā)明采取的技術(shù)方案是，三相位單軌預(yù)充電邏輯裝置，包括PMOS晶體管P1，NMOS晶體管N1，NMOS晶體管N2，NMOS晶體管N3，NMOS晶體管N4以及起到電荷存儲作用的NMOS晶體管C1。本發(fā)明主要應(yīng)用于集成電路設(shè)計制造場合。

技術(shù)領(lǐng)域

本發(fā)明涉及信息安全領(lǐng)域、抗功耗攻擊領(lǐng)域。具體講,涉及三相位單軌預(yù)充電邏輯裝置。

背景技術(shù)

當(dāng)今社會，以智能卡(Smart Card)、USB鑰匙(USB Key)等為代表的密碼設(shè)備正廣泛應(yīng)用于電信、金融、付費電視等重要領(lǐng)域，成為這些應(yīng)用的關(guān)鍵組件，因此，它們的安全至關(guān)重要。盡管密碼設(shè)備的嵌入性使得攻擊者無法直接獲取密碼芯片中的密鑰信息，但由于大多數(shù)密碼芯片都是由CMOS電路構(gòu)成的，在這一類電路中，電路在工作時會泄露一定的功耗，電磁等側(cè)信道信息，攻擊者利用差分功耗分析(Differential Power Analysis,DPA)技術(shù)分析密鑰數(shù)據(jù)與功耗信息之間的相關(guān)性，并通過數(shù)理統(tǒng)計的方式分析即可獲得密鑰。

抵抗DPA攻擊的基本思想是消除密碼芯片工作時電流與內(nèi)部數(shù)據(jù)之間的相關(guān)性。其中，由于電路級防護更加關(guān)注實現(xiàn)密碼芯片的底層電路結(jié)構(gòu)而非密碼算法本身，因而更加通用。電路級防護通常通過設(shè)計新型邏輯單元來實現(xiàn)，其主要設(shè)計思想為雙軌預(yù)充電邏輯和三階段工作模式。利用雙軌預(yù)充電邏輯實現(xiàn)的單元主要包括敏感放大器邏輯(SenseAmplifier Based Logic,SABL)，行波動態(tài)差分邏輯(Wave Dynamic Differential Logic,WDDL)，基于延時的雙軌預(yù)充電邏輯DDPL(Delay-Based Dual-Rail Pre-charge Logic)和基于查找表的差分邏輯LBDL(LUT Based Differential Logic)；利用三階段工作模式實現(xiàn)的邏輯單元有三階段雙軌預(yù)充電邏輯TDPL(Three-phase Dual-rail Pre-charge Logic)和三階段單軌預(yù)充電邏輯TSPL(Three-phase Single-rail Pre-charge Logic)。其中TSPL采用預(yù)充電，求值，放電三階段工作模式，避免了輸出負載不匹配對單元防護性能的影響，使得邏輯單元在每一個求值周期內(nèi)的功耗與輸入信號沒有相關(guān)性，從而有著優(yōu)秀的抵抗DPA攻擊的能力。雖然在每一個求值周期內(nèi)，邏輯單元的內(nèi)部節(jié)點都會經(jīng)歷一次充電和放電操作，但是由于輸入信號的不同，內(nèi)部節(jié)點會分別在求值階段和放電階段進行兩次放電操作，因而當(dāng)時鐘被放慢后，在不同輸入下的放電差異會被檢測出來，因而TSPL存在防護失效的風(fēng)險。

參考文獻

1.Bucci M,Giancane L,Luzzi R,et al.Three-phase dual-rail pre-chargelogic[C]//International Conference on Cryptographic Hardware and EmbeddedSystems.Springer-Verlag,2006:232-241.

2.Akkaya N E C,Erbagci B,Carley R,et al.A DPA-resistant self-timedthree-phase dual-rail pre-charge logic family[C]//IEEE InternationalSymposium on Hardware Oriented Security and Trust.IEEE,2015:112-117.

3.Hassoune I,Mace F,Flandre D,et al.Dynamic differential self-timedlogic families for robust and low-power security ICs[J].Integration the VlsiJournal,2007,40(3):355-364.