[發(fā)明專利]一種利用PMOS工藝偏差的弱物理不可克隆函數(shù)電路

有效

• 申請?zhí)枺?/td>: 201811207852.2
• 申請日: 2018-10-17
• 公開（公告）號: CN109241782B
• 公開（公告）日: 2021-04-23
• 發(fā)明（設(shè)計）人: 汪鵬君;李剛;張會紅;張躍軍
• 申請（專利權(quán)）人: 寧波大學(xué)
• 主分類號: G06F21/73
• 分類號: G06F21/73
• 代理公司: 寧波奧圣專利代理有限公司 33226
• 代理人: 方小惠

本發(fā)明公開了一種利用PMOS工藝偏差的弱物理不可克隆函數(shù)電路，包括譯碼電路、時序控制電路、PUF單元陣列和n個共享腳電路，PUF單元陣列由m×n個PUF單元按照m行n列的方式排布形成，PUF單元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管且四個PMOS管的寬長比均為TSMC 65nm工藝下的最小尺寸：120nm/60nm，每個共享腳電路分別包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二輸入與非門和第二二輸入與非門，四個NMOS管的寬長比的取值范圍為：2um/60nm～8um/60nm；優(yōu)點是在具有復(fù)位功能的基礎(chǔ)上，面積較小，功耗較低，且時延較小，速度快。

技術(shù)領(lǐng)域

本發(fā)明涉及一種物理不可克隆函數(shù)電路，尤其是涉及一種利用PMOS工藝偏差的弱物理不可克隆函數(shù)電路。

背景技術(shù)

物理不可克隆函數(shù)(PUF)可在芯片物理層面保障信息安全，因此受到了越來越多的關(guān)注。物理不可克隆函數(shù)電路是一種非常有前途的嵌入式密鑰產(chǎn)生電路，其通過捕捉PUF單元的隨機工藝偏差，可產(chǎn)生一系列具有隨機性、唯一性和不可克隆性的輸出密鑰。這些輸出密鑰可應(yīng)用于信息安全領(lǐng)域，如密鑰生成、設(shè)備認(rèn)證和IP保護等。

目前，物理不可克隆函數(shù)電路通常分為兩大類：弱PUF電路和強PUF電路。弱PUF電路中，每個PUF單元通常產(chǎn)生一位輸出響應(yīng)，各個PUF單元的輸出響應(yīng)間可認(rèn)為是相互獨立的。強PUF電路中，由于PUF單元的重構(gòu)，使得各個PUF單元的輸出響應(yīng)之間存在一定的相關(guān)性。因此弱PUF電路比強PUF具有更好的抗攻擊能力。

在現(xiàn)有的眾多弱PUF電路的設(shè)計方案中，文獻1(D.E.Holcomb,et al.:“Power-upSRAM state as an identifying fingerprint and source of true random numbers,”IEEE Transactions on Computers 58(2009)1198(DOI:10.1109/TC.2008.212).)公開的SRAM-PUF是一·最典型的弱PUF電路，它利用SRAM-PUF單元的上電初始值作為PUF電路的輸出密鑰，SRAM-PUF單元的性能直接決定了弱PUF電路的性能。文獻1中公開了一種SRAM-PUF單元，其電路結(jié)構(gòu)如圖1(a)所示。文獻2(Y.Su,et al.:“A digital 1.6pJ/bit chipidentification circuit using process variations,”IEEE Journal of Solid-StateCircuits 43(2008)69(DOI:10.1109/JSSC.2007.910961).)中也公開了一種帶有·位功能的SRAM-PUF單元，其電路結(jié)構(gòu)如如1(b)所示。這兩種SRAM-PUF單元核心結(jié)構(gòu)均是用于捕捉工藝偏差的一對交叉耦合的反相器。對于文獻1中的SRAM-PUF單元：當(dāng)SRAM掉電后，節(jié)點Q/QB放電到‘0/0’；當(dāng)SRAM上電時，節(jié)點Q/QB從‘0/0’狀態(tài)迅速過渡到‘0/1’或‘1/0’的穩(wěn)態(tài)，至于過渡到哪一·狀態(tài)取決于交叉耦合反相器的隨機工藝偏差。對于文獻2中帶有·位端的SRAM-PUF單元：當(dāng)RST為低電平時，節(jié)點Q/QB被拉到‘0/0’狀態(tài)；當(dāng)RST由低電平變?yōu)楦唠娖綍r，節(jié)點Q/QB將從‘0/0’狀態(tài)迅速過渡到‘0/1’或‘1/0’的穩(wěn)態(tài)，至于過渡到哪一·狀態(tài)取決于交叉耦合反相器的隨機工藝偏差。