[發明專利]一種低電壓下使輸出級MOS管導通的方法

在審

• 申請號: 201811201289.8
• 申請日: 2018-10-16
• 公開（公告）號: CN111064457A
• 公開（公告）日: 2020-04-24
• 發明（設計）人: 王歡
• 申請（專利權）人: 圣邦微電子（北京）股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687;G01R19/165
• 代理公司: 北京海虹嘉誠知識產權代理有限公司 11129
• 代理人: 吳小燦

一種低電壓下使輸出級MOS管導通的方法，有利于電源監控芯片實現在極低的電源電壓下給后級芯片以正確的電壓指示，其特征在于，針對電源監控芯片中的輸出級模塊，通過對所述輸出級模塊的襯底節點進行襯底電壓調節以形成MOS管背柵效應，使得所述輸出級模塊中的輸出級MOS管的第一閾值電壓降低至第二閾值電壓，所述第一閾值電壓指所述輸出級MOS管的襯底電壓沒有被調節時的閾值電壓，所述低電壓指電源電壓小于輸出級MOS管的第一閾值電壓，所述第二閾值電壓低于所述低電壓，從而在低電壓下使輸出級MOS管導通。

技術領域

本發明涉及電源監控芯片技術，特別是一種低電壓下使輸出級MOS管導通的方法，所述低電壓指電源電壓小于輸出級MOS管的閾值電壓，通過利用MOS管背柵效應在輸出級MOS管的襯底端調節襯底電壓使輸出級MOS管的閾值電壓降低以使輸出級MOS管導通，從而有利于電源監控芯片實現在極低的電源電壓下給后級芯片以正確的電壓指示。

背景技術

對于電源監控芯片等電路，要求輸出引腳能在盡量低的電源電壓下也具有提供正確指示電壓的能力，并提供具有足夠低的輸出阻抗。為防止電源故障，大部分電路系統中，應用電源監控芯片對系統電源電壓進行監控，在電源電壓低于系統工作電壓時，電源監控芯片輸出邏輯高電平或者邏輯低電平給核心電路，實現電路復位。典型電路包括若干個并聯的核心電路，每一個核心電路一端連接電源電壓，另一端連接接地端，每一個核心電路上設置有復位引腳，每一個復位引腳連接到電源監控芯片的電壓正常指示引腳，電源監控芯片一端連接電源電壓，另一端連接接地端。這要求電源監控芯片能在極低的電源電壓下給后級芯片提供正確指示，并且具有足夠低的輸出阻抗，以保證邏輯電平。例如，某系統中，要求電源監控芯片在0.7V時，能夠輸出邏輯低電平，要求灌電流為30uA時，引腳電壓低于0.2V?，F有做法包括盡量增加輸出級MOS管的面積，提高MOS管的寬長比，降低導通阻抗，例如在采用最小溝道長度的同時，增加輸出MOS的總溝道寬度，進而增加寬長比，減小導通電阻；或者通過工藝調節，采用更低閾值電壓的MOS管。但是，本發明人發現，提高MOS管寬長比的方法需要增加輸出級MOS管的電路面積，并且這種方法只能在電源電壓高于輸出MOS管閾值電壓情況下實現，對于電源電壓低于輸出級MOS的閾值電壓時則無法實現。對于采用更低閾值電壓的MOS管，這大大增加了成本。本發明人認為，如果將MOS管背柵效應(即襯底電壓引起閾值電壓變化的效應)應用到輸出級電路中來，通過在輸出級MOS管的襯底端調節襯底電壓，能夠使輸出級MOS管的閾值電壓降低以使輸出級MOS管導通。有鑒于此，本發明人完成了本發明。

發明內容

本發明針對現有技術中存在的缺陷或不足，提供一種低電壓下使輸出級MOS管導通的方法，所述低電壓指電源電壓小于輸出級MOS管的閾值電壓，通過利用MOS管背柵效應在輸出級MOS管的襯底端調節襯底電壓使輸出級MOS管的閾值電壓降低以使輸出級MOS管導通，從而有利于電源監控芯片實現在極低的電源電壓下給后級芯片以正確的電壓指示。

本發明技術方案如下：

一種低電壓下使輸出級MOS管導通的方法，其特征在于，針對電源監控芯片中的輸出級模塊，通過對所述輸出級模塊的襯底節點進行襯底電壓調節以形成MOS管背柵效應，使得所述輸出級模塊中的輸出級MOS管的第一閾值電壓降低至第二閾值電壓，所述第一閾值電壓指所述輸出級MOS管的襯底電壓沒有被調節時的閾值電壓，所述低電壓指電源電壓小于輸出級MOS管的第一閾值電壓，所述第二閾值電壓低于所述低電壓，從而在低電壓下使輸出級MOS管導通。

所述輸出級模塊包括輸出端和柵極節點，所述柵極節點連接柵極控制模塊，所述輸出級模塊的襯底節點連接襯底電壓控制模塊。

所述襯底電壓控制模塊包括第二電阻和第三電阻，所述第二電阻的一端連接電源端，所述第二電阻的另一端連接所述第三電阻的一端，所述第三電阻的另一端連接所述輸出級MOS管的源極，所述第二電阻和第三電阻之間為襯底電壓節點，所述襯底電壓節點分別連接所述輸出級模塊的襯底節點和第三MOS管的漏極，所述第三MOS管的柵極連接襯底電壓控制電路，所述第三MOS管的源極連接所述輸出級MOS管的源極。