[發明專利]制造集成電路器件的方法

有效

• 申請號: 201811182469.6
• 申請日: 2018-10-11
• 公開（公告）號: CN109755178B
• 公開（公告）日: 2023-08-15
• 發明（設計）人: 姜東佑;柳志昊;姜棟薰;金善培;樸文漢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/8238;H01L21/266
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 張波

提供了制造集成電路器件的方法。為了制造集成電路器件，擴散緩沖層和含碳層在形成于襯底中的多個鰭型有源區上順序地形成。含碳掩模圖案通過使用包含氧原子的蝕刻氣體蝕刻含碳層而形成為具有暴露擴散緩沖層的一部分的開口，同時擴散緩沖層阻止氧擴散到鰭型有源區中。雜質離子使用含碳掩模圖案作為離子注入掩模經由開口和擴散緩沖層注入到一些鰭型有源區中，所述一些鰭型有源區從所述多個鰭型有源區之中選擇。

技術領域

發明構思涉及制造集成電路器件的方法，更具體地，涉及制造包括具有精細臨界尺寸(CD)的圖案的集成電路器件的方法。

背景技術

隨著集成電路器件的按比例縮小和大規模集成的快速發展，期望用于制造具有減少的設計規則的集成電路器件的新技術。例如，當光刻期間僅使用光致抗蝕劑圖案作為掩模圖案以實現具有精細CD的圖案時，可能難以保證將形成的圖案或器件的尺寸精度。當光刻期間使用具有多層的掩模圖案時，用于圖案化所述多層的各種蝕刻工藝被額外使用，并且下部結構可能在蝕刻工藝期間被損壞。結果，可能難以制造具有所希望的尺寸精度和電特性的集成電路器件。因此，期望開發用于克服光刻中的分辨率限制并防止或降低下部圖案在用于圖案化多層的蝕刻工藝期間受到不利影響的可能性的新工藝。

發明內容

發明構思提供了通過克服形成用于形成由于集成電路器件的按比例縮小而具有精細臨界尺寸(CD)的精細圖案的光刻中的分辨率極限并防止下部圖案在用于圖案化多層的蝕刻工藝期間受到不利影響而更精確地控制將要形成的器件的尺寸精度并確保其期望的電特性的集成電路器件制造方法。

根據發明構思的一些示例實施方式，提供了一種制造集成電路器件的方法。在該方法中，多個鰭型有源區在襯底中形成。擴散緩沖層在鰭型有源區上形成以阻止氧擴散到鰭型有源區中。含碳層在擴散緩沖層上形成。含碳掩模圖案通過使用包含氧原子的蝕刻氣體蝕刻含碳層而形成為具有暴露擴散緩沖層的一部分的開口。雜質離子使用含碳掩模圖案作為離子注入掩模經由開口和擴散緩沖層注入到一組鰭型有源區中。

根據發明構思的一些示例實施方式，提供了一種制造集成電路器件的方法。在該方法中，擴散緩沖層在具有多個鰭型有源區的襯底上形成。第一掩模堆疊結構在擴散緩沖層上形成。第一掩模圖案通過蝕刻第一掩模堆疊結構而形成為具有暴露擴散緩沖層的第一區的第一開口并覆蓋擴散緩沖層的第二區。第一雜質離子使用第一掩模圖案作為離子注入掩模經由第一開口和擴散緩沖層的第一區注入到第一組鰭型有源區中。擴散緩沖層的第二區通過去除第一掩模圖案被暴露。

根據發明構思的一些示例實施方式，提供了一種制造集成電路器件的方法。在該方法中，多個鰭型有源區通過部分地蝕刻襯底而形成為彼此平行延伸。絕緣膜被形成以填充所述多個鰭型有源區之間的空間。擴散緩沖層在所述多個鰭型有源區和絕緣膜上形成，以阻止氧擴散到鰭型有源區中。具有多層的掩模堆疊結構在擴散緩沖層上形成。掩模圖案通過蝕刻掩模堆疊結構而形成為具有暴露擴散緩沖層的一部分的開口。阱通過使用掩模圖案作為離子注入掩模使雜質離子經由開口和擴散緩沖層注入到所述多個鰭型有源區的一組中而在該組鰭型有源區中形成。

附圖說明

發明構思的實施方式將由以下結合附圖的詳細描述被更清楚地理解，附圖中：

圖1A至1T是根據發明構思的一些實施方式的制造集成電路器件的方法中的階段的剖視圖；

圖2A至2H是根據發明構思的一些示例實施方式的制造集成電路器件的方法中的階段的剖視圖；

圖3A是可使用根據發明構思的一些實施方式的制造集成電路器件的方法制造的示例集成電路器件的電路圖；

圖3B是圖3A所示的集成電路器件的主要元件的俯視圖；以及

圖4是顯示評估通過根據發明構思的一些實施方式的制造集成電路器件的方法中所使用的擴散緩沖層來抑制鰭型有源區氧化的效果的結果的圖。

具體實施方式