[發明專利]存儲器元件及其制作方法

有效

• 申請號: 201811170222.2
• 申請日: 2018-10-08
• 公開（公告）號: CN109767798B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C11/4063
• 分類號: G11C11/4063;G11C11/4074
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種存儲器元件及其制造方法，該存儲器元件包括用于執行積項和操作的一立體存儲單元陣列，立體存儲單元陣列中的多個存儲單元設置在多條垂直線與多條水平線的交叉點上，這些存儲單元具有多個可寫入電導。一柵極驅動器，耦接至多條柵極線，用來施加控制柵極電壓，以結合存儲單元的可寫入電導來對應積項和操作中的多個乘積項的權重W_xyz。一輸入驅動器，用來施加多個電壓至立體存儲單元陣列中的存儲單元，以對應多個輸入變量X_y。一感測電路感測來自立體存儲單元陣列中的存儲單元的電流總和，以對應積項和。

技術領域

本發明屬于數據存儲和運算電路技術領域，涉及一種存儲器元件及其制作方法，特別是有關于一種可以用于執行積項和(sum-of-products)操作的電路。

背景技術

在神經形態工程學(neuromorphic computing systems)、機器學習系統(machinelearning systems)以及用于某一些以線性代數為基礎的式運算的電路中，積項和函數可能是一個重要的組成部分。此函數可以用算式表示如下：

此算式中，每一個乘積項是一個輸入變量X_i與一個權重W_i二者的乘積。其中，權重W_i在這些乘積項(terms)中是可變化的，例如權重W_i可以對應輸入變量X_i的系數改變而產生變化。

積項和函數可以被理解為一種使用交叉點陣列架構(cross-point arrayarchitectures)的電路操作。其中陣列架構中多個存儲單元的電子特性(electricalcharacteristics)可以實現此函數。

在高速運算中實施，需要有一個非常大的陣列，以使多個操作可以被平行地執行，或者可以對非常大的積項和級數(sum-of-products series)進行運算。

因此有需要提供一種適用于在大型陣列中實施積項和操作的結構。

發明內容

一種存儲器元件，包括用于執行積項和操作的立體存儲單元陣列(3D array ofcells)，立體存儲單元陣列中的存儲單元設置在多條垂直線與多條水平線的交叉點上，存儲單元具有可寫入電導(programmable conductances)。其中存儲單元可以用設置在多條垂直線與多條水平線的交叉點上的多個電荷儲存結構(charge storage structures)來實現。一柵極驅動器(gate driver)可以被耦接至多條柵極線，用來施加控制柵極電壓(control gate voltages)，以結合存儲單元的可寫入電導來對應積項和操作中的多個乘積項的權重W_xyz。一輸入驅動器(input driver)，用來施加多個電壓至立體存儲單元陣列中的存儲單元，以對應多個輸入變量X_y。一感測電路(sensing circuit)感測來自立體存儲單元陣列中的存儲單元的電流總和(sum-of-currents)，以對應積項和。

本文所述的實施例中，多條垂直線與多條水平線的其中一個可以包括多條存儲單元本體線(cell body lines)，多條垂直線與多條水平線的另一個可以包括多條柵極線。每一條存儲單元本體線包括沿著存儲單元本體線平行延伸的第一導線和第二導線以及多個存儲單元本體(cell bodies)。其中，存儲單元本體包括位于存儲單元本體線和柵極線的交叉點上的多個電荷儲存結構。這些存儲單元本體連接在第一導線與第二導線之間，且配置來作為多個第一源/漏極端、多個第二源/漏極端與立體存儲單元陣列中的存儲單元的多個通道。每一條柵極線包括配置來作為立體存儲單元陣列中的存儲單元之一的控制柵極(control gates)的導體，鄰接位于這些柵極線和存儲單元本體線的交叉點上的多個電荷儲存結構。