[發(fā)明專利]存儲(chǔ)器元件及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811170222.2
• 申請(qǐng)日: 2018-10-08
• 公開（公告）號(hào): CN109767798B
• 公開（公告）日: 2021-01-05
• 發(fā)明（設(shè)計(jì)）人: 呂函庭
• 申請(qǐng)（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號(hào): G11C11/4063
• 分類號(hào): G11C11/4063;G11C11/4074
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

1.一種存儲(chǔ)器元件，包括：

具有多個(gè)存儲(chǔ)單元的一立體存儲(chǔ)單元陣列，用于執(zhí)行一積項(xiàng)和(sum-of-products)操作，該立體存儲(chǔ)單元陣列中的這些存儲(chǔ)單元被設(shè)置在多條垂直線與多條水平線的多個(gè)交叉點(diǎn)(cross-points)上，其中這些存儲(chǔ)單元具有多個(gè)可寫入電導(dǎo)(programmableconductances)；

一柵極驅(qū)動(dòng)器(gate driver)，耦接至用來施加多個(gè)控制柵極電壓(control gatevoltages)的多條柵極線，其中這些控制柵極電壓結(jié)合這些存儲(chǔ)單元的這些可寫入電導(dǎo)，用以對(duì)應(yīng)該積項(xiàng)和操作中多個(gè)乘積項(xiàng)(terms)的多個(gè)權(quán)重W_xyz；

一輸入驅(qū)動(dòng)器(input driver)，用來施加多個(gè)電壓至該立體存儲(chǔ)單元陣列中的這些存儲(chǔ)單元，以對(duì)應(yīng)多個(gè)輸入變量X_y；以及

一感測(cè)電路(sensing circuit)，用來感測(cè)從該立體存儲(chǔ)單元陣列中的這些存儲(chǔ)單元的一電流總和，以對(duì)應(yīng)該積項(xiàng)和。

2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器元件，其中：

該多條垂直線和該多條水平線的其中一個(gè)包括多條存儲(chǔ)單元本體線(cell bodylines)，該多條垂直線與該多條水平線的另一個(gè)包括這些柵極線；

每一這些存儲(chǔ)單元本體線包括沿著該存儲(chǔ)單元本體線平行延伸的多條第一導(dǎo)線、多條第二導(dǎo)線，以及多個(gè)存儲(chǔ)單元本體(cell bodies)，這些存儲(chǔ)單元本體包括位于這些存儲(chǔ)單元本體線與這些柵極線的交叉點(diǎn)上的多個(gè)電荷儲(chǔ)存結(jié)構(gòu)(charge storage structures)；這些存儲(chǔ)單元本體連接在這些第一導(dǎo)線與這些第二導(dǎo)線之間，且配置來作為該立體存儲(chǔ)單元陣列中的這些存儲(chǔ)單元的多個(gè)第一源/漏極端、多個(gè)第二源/漏極端和多個(gè)通道；以及

每一這些柵極線包括配置來作為該立體存儲(chǔ)單元陣列中這些存儲(chǔ)單元的控制柵極(control gates)的一導(dǎo)體，該導(dǎo)體鄰接于這些電荷儲(chǔ)存結(jié)構(gòu)；該存儲(chǔ)器元件還包括：

多條輸入線，連接至該輸入驅(qū)動(dòng)器并連接至這些存儲(chǔ)單元本體線中的這些第一導(dǎo)線；以及

多條輸出線，連接至該感測(cè)電路并連接至這些存儲(chǔ)單元本體線中的這些第二導(dǎo)線。

3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器元件，其中這些存儲(chǔ)單元本體線包括多個(gè)半導(dǎo)體條帶(semiconductor strips)，每一這些半導(dǎo)體條帶具有配置來作為該第一導(dǎo)線的一第一導(dǎo)電摻雜區(qū)(conductively doped region)、配置來作為該第二導(dǎo)線的一第二導(dǎo)電摻雜區(qū)以及位于該第一導(dǎo)電摻雜區(qū)與該第二導(dǎo)電摻雜區(qū)之間的一第三區(qū)，該第三區(qū)具有這些存儲(chǔ)單元的這些通道的一摻雜輪廓(doping profile)。

4.根據(jù)權(quán)利要求2所述的存儲(chǔ)器元件，其中該多條垂直線中的這些垂直線用來作為這些存儲(chǔ)單元本體線。

5.根據(jù)權(quán)利要求4所述的存儲(chǔ)器元件，其中這些柵極線包括被多個(gè)溝道(trenches)所隔離的多個(gè)導(dǎo)電條帶疊層結(jié)構(gòu)(stacks of conductive strips)，其中這些存儲(chǔ)單元本體線垂直地設(shè)置在這些溝道中。

6.根據(jù)權(quán)利要求4所述的存儲(chǔ)器元件，其中這些柵極線包括被多個(gè)溝道所分離的多個(gè)導(dǎo)電條帶疊層結(jié)構(gòu)，這些存儲(chǔ)單元本體線包括垂直地設(shè)置在這些溝道中的多個(gè)半導(dǎo)體條帶，每一這些半導(dǎo)體條帶具有配置來作為該第一導(dǎo)線的一第一導(dǎo)電摻雜區(qū)(conductivelydoped region)、配置來作為該第二導(dǎo)線的一第二導(dǎo)電摻雜區(qū)以及位于該第一導(dǎo)電摻雜區(qū)與該第二導(dǎo)電摻雜區(qū)之間的一第三區(qū)，其中該第三區(qū)具有這些存儲(chǔ)單元的這些通道的一摻雜輪廓。

7.根據(jù)權(quán)利要求2所述的存儲(chǔ)器元件，其中該多條垂直線中的這些垂直線用來作為這些柵極線。