[發(fā)明專利]一種芯片設計工程改變命令ECO方法

有效

• 申請?zhí)枺?/td>: 201811168045.4
• 申請日: 2018-10-08
• 公開（公告）號: CN109145517B
• 公開（公告）日: 2022-10-28
• 發(fā)明（設計）人: 龔永鑫;廖峰;沈紅偉;李險峰
• 申請（專利權(quán)）人: 華大恒芯科技有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39;G06F30/367
• 代理公司: 北京元本知識產(chǎn)權(quán)代理事務所(普通合伙) 11308
• 代理人: 黎昌莉

本發(fā)明公開了一種芯片設計工程改變命令ECO方法，包括：對芯片存在的缺陷進行邏輯分析；基于所述邏輯分析修改功能代碼；進行網(wǎng)表邏輯錐分析，尋找網(wǎng)表中對應功能代碼所處的邏輯錐，將需要修改的代碼功能用標準單元實現(xiàn)，進行綜合邏輯表達；根據(jù)網(wǎng)表邏輯錐分析，手動修改網(wǎng)表,修改標準單元連接關系，實現(xiàn)與功能代碼修改相對應的功能；以及驗證修改是否正確。

技術(shù)領域

本發(fā)明涉及集成電路設計技術(shù)領域，具體而言，本發(fā)明涉及一種芯片設計工程改變命令ECO方法。

背景技術(shù)

在芯片的整個設計過程中，設計者通常要對設計不斷進行驗證工作，對于設計早期的問題，設計者可以通過修改寄存器轉(zhuǎn)移層次(Register Transfer Level)RTL代碼解決。而在設計的后期階段，例如，臨近最終簽核(sign-off)，則可以通過工程改變命令(ECO，Engineering Change Order)的技術(shù)去實現(xiàn)。由于ECO技術(shù)關注的是特定環(huán)節(jié)的特定問題而非從整個設計流程入手，從而大大縮短了設計周期以及節(jié)約了設計成本，具有較大的優(yōu)勢。

由于來自客戶對設計的追加需求或者簽核流片之后發(fā)現(xiàn)芯片存在缺陷(bug)的情況下進行的ECO，通常功能改變需要進行大量邏輯門的添加或是重新連線工作，涉及芯片所有層的重新修改，重新制造成本較高。

發(fā)明內(nèi)容

本發(fā)明是為了修改掉功能缺陷，同時僅修改芯片的金屬層和VIA層，從而降低制造成本。

根據(jù)本發(fā)明的一個實施例，提供一種芯片設計工程改變命令ECO方法，包括：

對芯片存在的缺陷進行邏輯分析；

基于所述邏輯分析修改功能代碼；

進行網(wǎng)表邏輯錐分析，尋找網(wǎng)表中對應功能代碼所處的邏輯錐，將需要修改的代碼功能用標準單元實現(xiàn)，進行綜合邏輯表達；

根據(jù)網(wǎng)表邏輯錐分析，手動修改網(wǎng)表，修改標準單元連接關系，實現(xiàn)與功能代碼修改相對應的功能；以及

驗證修改是否正確。

在本發(fā)明的一個實施例中，所述對芯片存在的缺陷進行邏輯分析確定解決所述缺陷需要修改組合邏輯，而不用修改時序邏輯。

在本發(fā)明的一個實施例中，所述網(wǎng)表邏輯錐分析包括將第一組合邏輯拆解為第二組合邏輯，其中第二組合邏輯小于第一組合邏輯。

在本發(fā)明的一個實施例中，所述網(wǎng)表邏輯錐分析還包括：

推測特定網(wǎng)表連線與特定功能代碼對應；以及

通過仿真相同的激勵或軟件調(diào)用確認特定網(wǎng)表連線是否與特定功能代碼對應。

在本發(fā)明的一個實施例中，通過仿真相同的激勵確認特定網(wǎng)表連線是否與特定功能代碼對應包括：

如果特定網(wǎng)表連線的變化與特定功能代碼的變化相同，并且在將特定網(wǎng)表連線連為相反的值時，電路出錯的情況與特定功能代碼取反出錯的情況相同，則確認特定網(wǎng)表連線與特定功能代碼對應。

在本發(fā)明的一個實施例中，所述驗證修改是否正確包括：

形式化驗證，驗證代碼修改與手動修改網(wǎng)表等價；

功能后仿驗證，用于驗證缺陷已規(guī)避，同時無新缺陷出現(xiàn)；和/或

設計時序收斂，用于保證修復路徑在滿足要求，且對其他路徑時序沒有影響。

根據(jù)本發(fā)明的另一個實施例，提供一種芯片設計工程改變命令ECO的計算機系統(tǒng)，包括存儲器和處理器，所述處理器用于執(zhí)行芯片設計工程改變命令ECO方法。

根據(jù)本發(fā)明的又一個實施例，提供一種芯片設計工程改變命令ECO的系統(tǒng)，包括：