[發明專利]一種芯片設計工程改變命令ECO方法

有效

• 申請號: 201811168045.4
• 申請日: 2018-10-08
• 公開（公告）號: CN109145517B
• 公開（公告）日: 2022-10-28
• 發明（設計）人: 龔永鑫;廖峰;沈紅偉;李險峰
• 申請（專利權）人: 華大恒芯科技有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39;G06F30/367
• 代理公司: 北京元本知識產權代理事務所(普通合伙) 11308
• 代理人: 黎昌莉

1.一種芯片設計工程改變命令ECO方法，包括：

對芯片存在的缺陷進行邏輯分析；

基于所述邏輯分析修改功能代碼；

進行網表邏輯錐分析，尋找網表中對應功能代碼所處的邏輯錐，將需要修改的代碼功能用標準單元實現，進行綜合邏輯表達；

根據網表邏輯錐分析，手動修改網表，修改標準單元連接關系，實現與功能代碼修改相對應的功能；以及

驗證修改是否正確；

所述對芯片存在的缺陷進行邏輯分析確定解決所述缺陷需要修改組合邏輯，而不用修改時序邏輯。

2.如權利要求1所述的芯片設計工程改變命令ECO方法，其特征在于，所述網表邏輯錐分析包括將第一組合邏輯拆解為第二組合邏輯，其中第二組合邏輯小于第一組合邏輯。

3.如權利要求1所述的芯片設計工程改變命令ECO方法，其特征在于，所述網表邏輯錐分析還包括：

推測特定網表連線與特定功能代碼對應；以及

通過仿真相同的激勵或軟件調用確認特定網表連線是否與特定功能代碼對應。

4.如權利要求1所述的芯片設計工程改變命令ECO方法，其特征在于，通過仿真相同的激勵確認特定網表連線是否與特定功能代碼對應包括：

如果特定網表連線的變化與特定功能代碼的變化相同，并且在將特定網表連線連為相反的值時，電路出錯的情況與特定功能代碼取反出錯的情況相同，則確認特定網表連線與特定功能代碼對應。

5.如權利要求1所述的芯片設計工程改變命令ECO方法，其特征在于，所述驗證修改是否正確包括：

形式化驗證，驗證代碼修改與手動修改網表等價；

功能后仿驗證，用于驗證缺陷已規避，同時無新缺陷出現；和/或

設計時序收斂，用于保證修復路徑在滿足要求，且對其他路徑時序沒有影響。

6.一種芯片設計工程改變命令ECO的計算機系統，包括存儲器和處理器，所述處理器用于執行權利要求1至5中任一項所述的方法。

7.一種芯片設計工程改變命令ECO的系統，包括：

用于對芯片存在的缺陷進行邏輯分析的裝置；

用于基于所述邏輯分析修改功能代碼的裝置；

用于進行網表邏輯錐分析，尋找網表中對應功能代碼所處的邏輯錐，將需要修改的代碼功能用標準單元實現，進行綜合邏輯表達的裝置；

用于根據網表邏輯錐分析，手動修改網表，修改標準單元連接關系，實現與功能代碼修改相對應的功能的裝置；以及

用于驗證修改是否正確的裝置；

所述對芯片存在的缺陷進行邏輯分析的裝置確定解決所述缺陷需要修改組合邏輯，而不用修改時序邏輯。

8.如權利要求7所述的芯片設計工程改變命令ECO系統，其特征在于，用于進行網表邏輯錐分析，尋找網表中對應功能代碼所處的邏輯錐，將需要修改的代碼功能用標準單元實現，進行綜合邏輯表達的裝置包括：

用于推測特定網表連線與特定功能代碼對應的裝置；以及

用于通過仿真相同的激勵或軟件調用確認特定網表連線是否與特定功能代碼對應的裝置。