[發(fā)明專利]一種晶體管及其制作方法在審
| 申請?zhí)枺?/td> | 201811167807.9 | 申請日: | 2018-10-08 |
| 公開(公告)號: | CN109300977A | 公開(公告)日: | 2019-02-01 |
| 發(fā)明(設計)人: | 不公告發(fā)明人 | 申請(專利權)人: | 深圳市南碩明泰科技有限公司 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司: | 深圳市知頂頂知識產權代理有限公司 44504 | 代理人: | 馬世中 |
| 地址: | 518000 廣東省深圳市*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 外延層 上表面 第一導電類型 體區(qū) 導電類型 刻蝕溝槽 晶體管 減小 制作 襯底上表面 導通電阻 多晶硅層 工作性能 溝槽側壁 離子摻雜 柵氧化層 摻雜區(qū) 氧化層 注入區(qū) 襯底 電阻 深體 | ||
本發(fā)明提供一種晶體管及其制作方法,該方法包括:提供第一導電類型的襯底;在所述襯底上表面形成第一導電類型的第一外延層;在所述第一外延層上表面形成第二導電類型的體區(qū);在所述體區(qū)上表面和所述第一外延層上表面分別形成第一溝槽和第二溝槽;在所述第一溝槽底部和所述第二溝槽底部形成第二導電類型的注入區(qū);在所述第二溝槽側壁形成第一導電類型的摻雜區(qū);在所述第二溝槽內形成氧化層;在所述第一溝槽內形成第二外延層;在所述第一外延層上表面形成柵氧化層和多晶硅層。本發(fā)明通過改變VDMOS的制作流程,采用刻蝕溝槽外延形成深體區(qū)進而減小體區(qū)電阻,提升了器件的EAS能力,采用刻蝕溝槽后離子摻雜,減小了器件的導通電阻,提高了VDMOS的工作性能。
技術領域
本發(fā)明涉及半導體技術領域,具體涉及一種半導體晶體管及其制作方法。
背景技術
在功率應用設備中,VDMOS(Vertical Diffused Metal Oxide Semiconductor,垂直雙擴散金屬氧化物半導體場效應晶體管)是一種可以廣泛使用的金屬氧化物半導體場效應晶體管功率器件,其具有輸入阻抗高、開關速度快、工作頻率高、電壓控制、熱穩(wěn)定性好等一系列獨特特點,應用于開關穩(wěn)壓電源、高頻加熱、計算機接口電路以及功率放大器等方面。VDMOS器件有一個非常重要的參數(shù),EAS(Energy Avalanche Stress,單脈沖雪崩能量),定義為單次雪崩狀態(tài)下器件能夠消耗的最大能量。功率器件工作時,在源極和漏極會產生較大的電壓尖峰,必須考慮器件的雪崩能量。EAS能力也是衡量VDMOS器件的一個非常重要的參數(shù)。
一般器件的EAS失效有兩種模式,熱損壞和寄生三極管導通損壞。寄生三極管導通損壞是指器件本身存在一個寄生的三極管(外延層-體區(qū)-源區(qū)),當器件關斷時,源漏間的反向電流流經體區(qū)時,產生壓降,如果此壓降大于寄生三極管的開啟電壓,則此反向電流會因為三極管的放大作用將寄生三極管導通,導致失控,此時,柵極電壓已不能關斷VDMOS,從原理上來說,為防止失效產生,關鍵是防止寄生的三極管導通,為防止寄生的三極管導通,必須要減小體區(qū)電阻或者增大源區(qū)和體區(qū)的短接面積,目前的制作方法中,由于深體區(qū)距離溝道區(qū)較近,考慮到器件開啟電壓的問題,不能將深體區(qū)做的過濃或過深,這就給優(yōu)化器件EAS能力帶來了很大的困難。
發(fā)明內容
鑒于以上情況,本發(fā)明所要解決其技術問題采用以下的技術方案來實現(xiàn)。
第一方面,本發(fā)明實施例提供一種晶體管的制作方法,包括:提供第一導電類型的襯底;在所述襯底上表面形成第一導電類型的第一外延層;在所述第一外延層上表面形成第二導電類型的體區(qū);在所述體區(qū)上表面和所述第一外延層上表面分別形成第一溝槽和第二溝槽;在所述第一溝槽底部和所述第二溝槽底部形成第二導電類型的注入區(qū);在所述第二溝槽側壁形成第一導電類型的摻雜區(qū);在所述第二溝槽內形成氧化層;在所述第一溝槽內形成第二外延層;在所述第一外延層上表面形成柵氧化層和多晶硅層。
進一步地,在所述體區(qū)上表面形成第一溝槽和第二溝槽之前具體包括,在所述第一外延層上表面通過淀積工藝形成氧化硅層,用于作為刻蝕溝槽時的保護層。
進一步地,在所述第一溝槽底部和所述第二溝槽底部形成第二導電類型的注入區(qū)具體包括,在所述第一溝槽底部和所述第二溝槽底部通過離子注入形成所述注入區(qū)。
進一步地,在所述第二溝槽側壁形成第一導電類型的摻雜區(qū)之前具體包括,在所述第一溝槽內通過淀積工藝形成氮化硅層,用于保護第一溝槽內的注入區(qū)。
進一步地,在所述第二溝槽內形成氧化層具體包括,在所述第二溝槽內通過氧化工藝形成所述氧化層的同時,對所述第一溝槽和所述第二溝槽進行熱驅入工藝,用于擴散所述注入區(qū)和所述摻雜區(qū)的離子。
進一步地,在所述第一溝槽內形成第二外延層之后具體包括,在所述第一溝槽內通過外延工藝形成所述第二外延層后,對所述第二外延層進行快速熱退火工藝,用于擴散所述第二外延層內的離子與所述第一溝槽內的注入區(qū)共同形成深體區(qū)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市南碩明泰科技有限公司,未經深圳市南碩明泰科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811167807.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件及其制作方法
- 下一篇:一種超結IGBT器件結構及其制造方法
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L29-00 專門適用于整流、放大、振蕩或切換,并具有至少一個電位躍變勢壘或表面勢壘的半導體器件;具有至少一個電位躍變勢壘或表面勢壘,例如PN結耗盡層或載流子集結層的電容器或電阻器;半導體本體或其電極的零部件
H01L29-02 .按其半導體本體的特征區(qū)分的
H01L29-40 .按其電極特征區(qū)分的
H01L29-66 .按半導體器件的類型區(qū)分的
H01L29-68 ..只能通過對一個不通有待整流、放大或切換的電流的電極供給電流或施加電位方可進行控制的
H01L29-82 ..通過施加于器件的磁場變化可控的





