[發明專利]一種晶體管及其制作方法在審
| 申請號: | 201811167807.9 | 申請日: | 2018-10-08 |
| 公開(公告)號: | CN109300977A | 公開(公告)日: | 2019-02-01 |
| 發明(設計)人: | 不公告發明人 | 申請(專利權)人: | 深圳市南碩明泰科技有限公司 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司: | 深圳市知頂頂知識產權代理有限公司 44504 | 代理人: | 馬世中 |
| 地址: | 518000 廣東省深圳市*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 外延層 上表面 第一導電類型 體區 導電類型 刻蝕溝槽 晶體管 減小 制作 襯底上表面 導通電阻 多晶硅層 工作性能 溝槽側壁 離子摻雜 柵氧化層 摻雜區 氧化層 注入區 襯底 電阻 深體 | ||
1.一種晶體管的制作方法,其特征在于,所述方法包括:
提供第一導電類型的襯底;
在所述襯底上表面形成第一導電類型的第一外延層;
在所述第一外延層上表面形成第二導電類型的體區;
在所述體區上表面和所述第一外延層上表面分別形成第一溝槽和第二溝槽;
在所述第一溝槽底部和所述第二溝槽底部形成第二導電類型的注入區;
在所述第二溝槽側壁形成第一導電類型的摻雜區;
在所述第二溝槽內形成氧化層;
在所述第一溝槽內形成第二外延層;
在所述第一外延層上表面形成柵氧化層和多晶硅層。
2.根據權利要求1所述的制作方法,其特征在于,在所述體區上表面形成第一溝槽和第二溝槽之前具體包括,在所述第一外延層上表面通過淀積工藝形成氧化硅層,用于作為刻蝕溝槽時的保護層。
3.根據權利要求1所述的制作方法,其特征在于,在所述第一溝槽底部和所述第二溝槽底部形成第二導電類型的注入區具體包括,在所述第一溝槽底部和所述第二溝槽底部通過離子注入形成所述注入區。
4.根據權利要求1所述的制作方法,其特征在于,在所述第二溝槽側壁形成第一導電類型的摻雜區之前具體包括,在所述第一溝槽內通過淀積工藝形成氮化硅層,用于保護第一溝槽內的注入區。
5.根據權利要求1所述的制作方法,其特征在于,在所述第二溝槽內形成氧化層具體包括,在所述第二溝槽內通過氧化工藝形成所述氧化層的同時,對所述第一溝槽和所述第二溝槽進行熱驅入工藝,用于擴散所述注入區和所述摻雜區的離子。
6.根據權利要求1所述的制作方法,其特征在于,在所述第一溝槽內形成第二外延層之后具體包括,在所述第一溝槽內通過外延工藝形成所述第二外延層后,對所述第二外延層進行快速熱退火工藝,用于擴散所述第二外延層內的離子與所述第一溝槽內的注入區共同形成深體區。
7.一種晶體管,其特征在于,包括:
第一導電類型的襯底;
第一導電類型的第一外延層,形成于所述襯底上表面;
第二導電類型的體區,形成于所述第一外延層上表面;
第一溝槽和第二溝槽,分別形成于所述體區上表面和所述第一外延層上表面;
第二導電類型的注入區,形成于所述第一溝槽底部和所述第二溝槽底部;
第一導電類型的摻雜區,形成于所述第二溝槽側壁;
氧化層,形成于所述第二溝槽內;
第二外延層,形成于所述第一溝槽內;
柵氧化層和多晶硅層,形成于所述第一外延層上表面。
8.根據權利要求7所述的晶體管,其特征在于,所述第一溝槽位于所述體區上表面,所述第二溝槽位于所述體區兩側的所述第一外延層上表面,用于減小導通電阻。
9.根據權利要求7所述的晶體管,其特征在于,所述第一溝槽和所述第二溝槽的深度為所述體區結深的三分之一,用于后續形成深體區減小所述體區電阻。
10.根據權利要求7所述的晶體管,其特征在于,所述注入區與所述第二外延層共同形成深體區。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳市南碩明泰科技有限公司,未經深圳市南碩明泰科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811167807.9/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:半導體器件及其制作方法
- 下一篇:一種超結IGBT器件結構及其制造方法
- 同類專利
- 專利分類





