[發明專利]時鐘分配電路和包括其的半導體器件

在審

• 申請號: 201811149332.0
• 申請日: 2018-09-29
• 公開（公告）號: CN110136762A
• 公開（公告）日: 2019-08-16
• 發明（設計）人: 張修寧;權大漢;李根一;黃奎棟
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C11/4076
• 分類號: G11C11/4076
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;郭放

本發明提供一種時鐘分配電路和包括其的半導體器件。所述時鐘分配電路可以包括：數據時鐘發生電路，其被配置為利用外部時鐘信號來產生內部時鐘信號。所述時鐘分配電路可以被配置為：經由第一電路接收內部時鐘信號，并且將所述內部時鐘信號經由耦接到全局線的第二電路分配給所述時鐘分配電路的外部。提供給所述第一電路和所述數據時鐘發生電路的第一偏置電壓與提供給所述第二電路的第二偏置電壓可以彼此獨立地被控制。

相關申請的交叉引用

本申請要求于2018年2月9日提交的申請號為10-2018-0016550的韓國專利申請的優先權，該申請通過引用整體并入本文。

技術領域

各種實施例總體而言涉及一種半導體器件，更具體地，涉及一種時鐘分配電路和包括時鐘分配電路的半導體器件。

背景技術

半導體器件包括用于將外部時鐘信號分配給各種內部電路的時鐘分配電路，所述外部時鐘信號包括從主機提供的時鐘信號。

時鐘分配電路包括用于接收外部時鐘信號并且處理或重新傳輸接收到的時鐘信號以使得時鐘信號可以用在內部電路中的邏輯電路，并且邏輯電路可以根據偏置電壓操作。

因此，為了提高半導體器件的操作效率和性能，需要有效地控制提供給邏輯電路的偏置電壓的電平。

發明內容

在一個實施例中，可以提供一種時鐘分配電路。所述時鐘分配電路可以包括：數據時鐘發生電路，其被配置為利用外部時鐘信號來產生內部時鐘信號。所述時鐘分配電路可以被配置為：經由第一電路接收所述內部時鐘信號，并且將所述內部時鐘信號經由耦接到全局線的第二電路分配給所述時鐘分配電路的外部。提供給所述第一電路和所述數據時鐘發生電路的第一偏置電壓與提供給所述第二電路的第二偏置電壓可以彼此獨立地被控制。

在一個實施例中，可以提供一種時鐘分配電路。所述時鐘分配電路可以包括：數據時鐘發生電路，其被配置為根據第一偏置電壓利用外部時鐘信號來產生內部時鐘信號。所述時鐘分配電路可以包括：全局分配電路，其被配置為根據所述第一偏置電壓和第二偏置電壓將所述內部時鐘信號經由全局線分配給所述時鐘分配電路的外部。所述時鐘分配電路可以包括：偏置發生電路，其被配置為根據多個偏置碼來產生處于獨立的電平的所述第一偏置電壓和所述第二偏置電壓。

在一個實施例中，可以提供一種半導體器件。所述半導體器件可以包括多個DQ陣列。所述半導體器件可以包括：多個局部網絡，所述多個局部網絡被配置為將經由全局線傳輸的內部時鐘信號分配給所述多個DQ陣列。所述半導體器件可以包括：第一電路和第二電路，所述第一電路和所述第二電路被配置為將所述內部時鐘信號分配給所述全局線，所述內部時鐘信號基于外部時鐘信號而產生。第二偏置電壓可以提供給直接耦接到所述全局線的所述第二電路，并且第一偏置電壓可以提供給耦接到所述第二電路的所述第一電路。所述第一偏置電壓和所述第二偏置電壓可以彼此獨立地被控制。

附圖說明

圖1示出了根據一個實施例的數據處理系統的配置。

圖2示出了根據一個實施例的包括時鐘分配電路的半導體器件的配置。

圖3示出了圖2的局部網絡的配置。

圖4示出了圖3的轉換器的配置。

圖5示出了圖3的時鐘分配器的配置。

圖6示出了圖2的數據時鐘發生電路的配置。

圖7示出了圖2的全局分配電路的配置。

圖8示出了圖2的偏置發生電路的配置。

圖9示出了圖8的第一數模轉換器的配置。

具體實施方式