[發(fā)明專利]一種延時電路

有效

• 申請?zhí)枺?/td>: 201811147683.8
• 申請日: 2018-09-29
• 公開（公告）號: CN110971221B
• 公開（公告）日: 2023-10-24
• 發(fā)明（設(shè)計）人: 高婷婷;倪昊;郁紅
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H03K17/284
• 分類號: H03K17/284;H03K17/14;H03K17/687
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;婁曉丹

本發(fā)明提供一種延時電路，包括：第一開關(guān)單元、第一電容、第二開關(guān)單元、第二電容和電流補償單元，其中所述第一開關(guān)單元和所述第二開關(guān)單元均連接在第一電壓和第二電壓之間，所述電流補償單元與所述第一電容和/或第二電容串聯(lián)和/或并聯(lián)在所述第一電壓和所述第二電壓之間，其中所述電流補償單元包括至少一個NMOS管，用于為所述延時電路補償充放電電流，以使得電源電壓變化時所述延時電路的延時變化量變小。本發(fā)明的延時電路具有電流補償單元，電容的充放電電流比傳統(tǒng)延時電路略大，且電源電壓變化時流過電流補償單元的電流幾乎不發(fā)生變化，因此電源電壓變化時延時電路的延時變化量非常小，延時更收斂、更加穩(wěn)定。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路領(lǐng)域，具體而言涉及一種延時電路。

背景技術(shù)

延時電路在集成電路中的應(yīng)用非常廣泛，穩(wěn)定的延時電路有助于數(shù)字電路去毛刺、模擬電路啟動等。

根據(jù)t＝C*U/I，延時電路的延時隨電源電壓的變化體現(xiàn)在兩個方面：一是翻轉(zhuǎn)電壓的變化，二是充放電電流的變化。對于傳統(tǒng)延時電路，隨著電源電壓減小，翻轉(zhuǎn)電壓U減小，充放電電流I減小，這二者共同作用下使得延時的變化率減小，但是由于二者變化的比例不一致，所以延時變化范圍仍比較大。

因此，為了解決上述問題，有必要提出一種新型的延時電路，以改善上述問題。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。

為了改善目前存在的問題，本發(fā)明一方面提供一種延時電路，包括：第一開關(guān)單元、第一電容、第二開關(guān)單元、第二電容和電流補償單元，其中所述第一開關(guān)單元和所述第二開關(guān)單元均連接在第一電壓和第二電壓之間，所述電流補償單元與所述第一電容和/或第二電容串聯(lián)和/或并聯(lián)在所述第一電壓和所述第二電壓之間，其中所述電流補償單元包括至少一個NMOS管，用于為所述延時電路補償充放電電流，以使得電源電壓變化時所述延時電路的延時變化量變小。

在一個實施例中，所述第一開關(guān)單元包括第一PMOS管、第一NMOS管和第一限流電阻，其中所述第一PMOS管和所述第一NMOS管的柵極均連接輸入信號，所述第一PMOS管的源極連接所述第一電壓，所述第一NMOS管的源極連接所述第二電壓，所述第一PMOS管的漏極連接所述第一限流電阻的一端，所述第一NMOS管的漏極連接所述第一限流電阻的另一端；所述第一電容的一端連接所述第一NMOS管的漏極與所述第一限流電阻之間的第一節(jié)點，另一端連接所述第二電壓；所述第二開關(guān)單元包括第二PMOS管、第二NMOS管和第二限流電阻，其中所述第二PMOS管和所述第二NMOS管的柵極均連接至所述第一節(jié)點，所述第二PMOS管的源極連接所述第一電壓，所述第二NMOS管的源極連接所述第二電壓，所述第二PMOS管的漏極連接所述第二限流電阻的一端，所述第二NMOS管的漏極連接所述第二限流電阻的另一端；所述第二電容的一端連接所述第二PMOS管的漏極與所述第二限流電阻之間的第二節(jié)點，另一端連接所述第一電壓，所述第二節(jié)點連接輸出信號。

在一個實施例中，所述電流補償單元包括第三NMOS管和第四NMOS管，其中，所述第三NMOS管的漏極連接所述第一電壓，源極連接所述第一節(jié)點，柵極連接所述輸入信號的反相信號；所述第四NMOS管的源極連接所述第二電壓，漏極連接所述第二節(jié)點，柵極連接所述輸入信號的反相信號。