[發明專利]一種延時電路

有效

• 申請號: 201811147683.8
• 申請日: 2018-09-29
• 公開（公告）號: CN110971221B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 高婷婷;倪昊;郁紅
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H03K17/284
• 分類號: H03K17/284;H03K17/14;H03K17/687
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;婁曉丹

1.一種延時電路，其特征在于，包括：第一開關單元、第一電容、第二開關單元、第二電容和電流補償單元，其中所述第一開關單元和所述第二開關單元均連接在第一電壓和第二電壓之間，所述電流補償單元與所述第一電容和/或第二電容串聯和/或并聯在所述第一電壓和所述第二電壓之間，其中所述電流補償單元包括至少一個NMOS管，用于為所述延時電路補償充放電電流，以使得電源電壓變化時所述延時電路的延時變化量變小。

2.如權利要求1所述的延時電路，其特征在于，其中，

所述第一開關單元包括第一PMOS管、第一NMOS管和第一限流電阻，其中所述第一PMOS管和所述第一NMOS管的柵極均連接輸入信號，所述第一PMOS管的源極連接所述第一電壓，所述第一NMOS管的源極連接所述第二電壓，所述第一PMOS管的漏極連接所述第一限流電阻的一端，所述第一NMOS管的漏極連接所述第一限流電阻的另一端；

所述第一電容的一端連接所述第一NMOS管的漏極與所述第一限流電阻之間的第一節點，另一端連接所述第二電壓；

所述第二開關單元包括第二PMOS管、第二NMOS管和第二限流電阻，其中所述第二PMOS管和所述第二NMOS管的柵極均連接至所述第一節點，所述第二PMOS管的源極連接所述第一電壓，所述第二NMOS管的源極連接所述第二電壓，所述第二PMOS管的漏極連接所述第二限流電阻的一端，所述第二NMOS管的漏極連接所述第二限流電阻的另一端；

所述第二電容的一端連接所述第二PMOS管的漏極與所述第二限流電阻之間的第二節點，另一端連接所述第一電壓，所述第二節點連接輸出信號。

3.如權利要求2所述的延時電路，其特征在于，所述電流補償單元包括第三NMOS管和第四NMOS管，其中，

所述第三NMOS管的漏極連接所述第一電壓，源極連接所述第一節點，柵極連接所述輸入信號的反相信號；

所述第四NMOS管的源極連接所述第二電壓，漏極連接所述第二節點，柵極連接所述輸入信號的反相信號。

4.如權利要求1所述的延時電路，其特征在于，所述延時電路還包括第一反相器和第二反相器，其中，

所述第一開關單元包括第一PMOS管、第一NMOS管和第一限流電阻，其中所述第一PMOS管的源極連接所述第一電壓，所述第一NMOS管的源極連接所述第二電壓，所述第一PMOS管的漏極連接所述第一限流電阻的一端，所述第一NMOS管的漏極連接所述第一限流電阻的另一端；

所述第一反相器的輸入端連接輸入信號，所述第一PMOS管和所述第一NMOS管的柵極均連接所述第一反相器的輸出端；

所述第一電容的一端連接所述第一NMOS管的漏極與所述第一限流電阻之間的第一節點，另一端連接所述第二電壓；

所述第二開關單元包括第二PMOS管、第二NMOS管和第二限流電阻，其中所述第二PMOS管和所述第二NMOS管的柵極均連接至所述第一節點，所述第二PMOS管的源極連接所述第一電壓，所述第二NMOS管的源極連接所述第二電壓，所述第二PMOS管的漏極連接所述第二限流電阻的一端，所述第二NMOS管的漏極連接所述第二限流電阻的另一端；

所述第二電容的一端連接所述第二PMOS管的漏極與所述第二限流電阻之間的第二節點，另一端連接所述第一電壓；

所述第二反相器的輸入端連接所述第二節點，所述第二反相器的輸出端連接輸出信號。

5.如權利要求4所述的延時電路，其特征在于，所述電流補償單元包括第三NMOS管和第四NMOS管，其中，

所述第三NMOS管的漏極連接所述第一電壓，源極連接所述第一節點，柵極連接所述輸入信號；

所述第四NMOS管的源極連接所述第二電壓，漏極連接所述第二節點，柵極連接所述輸入信號。