[發明專利]一種逐次逼近模數轉換器

在審

• 申請號: 201811147259.3
• 申請日: 2018-09-29
• 公開（公告）號: CN109379082A
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 黃彩霞;谷洪波;陳明
• 申請（專利權）人: 湖南品騰電子科技有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46
• 代理公司: 長沙軒榮專利代理有限公司 43235
• 代理人: 葉碧蓮

1.一種逐次逼近模數轉換器，包括：DAC、比較器、輸出寄存器和數字控制邏輯，

其中，所述DAC的輸入端連接輸入信號Vin和參考電壓Vref，

所述比較器的兩端輸入分別為所述DAC的輸出電壓V_DAC和由VDD電阻分壓產生的內部共模電平V_CM，

所述數字控制邏輯的輸入端連接至所述比較器的輸出端，通過獲取采樣的時間以及選擇ADC的位數，輸出模數轉換結果，

所述輸出寄存器的輸入端連接至所述數字控制邏輯的輸出端，所述輸出寄存器的第一輸出端連接至所述DAC，第二輸出端將轉換信號進行輸出。

2.根據權利要求1所述的逐次逼近模數轉換器，其特征在于：所述數字控制邏輯獲取采樣的時間具體為，通過SAMP<3:0>選擇采樣時間周期個數，采樣的時間為(SAMP<3:0>+1)*T_CLK，其中T_CLK為ADC的時鐘周期；

所述數字控制邏輯選擇ADC的位數具體為，通過BIT_OPT選擇ADC為10位還是12位，當BIT_OPT為高時，ADC為10位ADC，當BIT_OPT為低時，ADC為12位ADC。

3.根據權利要求2所述的逐次逼近模數轉換器，其特征在于：在所述比較器的正輸入端和負輸入端之間具有開關S_E，用于切換以使得比較器進入不同階段。

4.根據權利要求3所述的逐次逼近模數轉換器，其特征在于：在校準階段時，開關S_E閉合，輸入信號Vin接全部電容的下極板，全部電容的上極板接共模電平V_CM，所述比較器的兩個輸入端都接共模電平V_CM，所述比較器進入校準階段。

5.根據權利要求3所述的逐次逼近模數轉換器，其特征在于：在比較階段時，開關S_E斷開，所述比較器的正輸入端接共模電平V_CM，負輸入端接所述DAC的輸出電壓V_DAC；最高位比較時，一半的電容下極板接地，另外一半電容下極板接參考電壓Vref，如果輸出為低，那么最高位為高，然后，3/4的電容下極板接地，1/4的電容下極板接參考電壓Vref，如果輸出為高，那么次高位為低。

6.根據權利要求3所述的逐次逼近模數轉換器，其特征在于：在采樣階段時，電容C₀～C₂M+K_-1都切換到所述比較器的輸入電壓，輸入信號Vin存儲在電容里，電容C₀～C₂M+K_-1兩端電壓為：Vin-V_CM。

7.根據權利要求3所述的逐次逼近模數轉換器，其特征在于：在轉換階段時，根據等效電路以及比較階段和轉換階段的電荷守恒，得到所述比較器的輸出電壓V_out＝A.(V_cm'-V_cm)＝A[V_DAC-V_in]，其中A為比較器增益，V_cm’為比較器輸入端等效電壓。