[發明專利]3D存儲器件

有效

• 申請號: 201811139628.4
• 申請日: 2018-09-28
• 公開（公告）號: CN109192734B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 胡斌;肖莉紅
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11582
• 分類號: H01L27/11582;H01L27/1157;H01L23/367
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 范芳茗;岳丹丹

本申請公開了一種3D存儲器件。該3D存儲器件包括：柵疊層結構，所述柵疊層結構包括交替堆疊的多個柵極導體和多個層間絕緣層；多個溝道柱，所述溝道柱貫穿所述柵疊層結構以形成晶體管；以及多個導電通道，所述導電通道貫穿所述柵疊層結構以提供與外圍電路的電連接，其中，所述多個導電通道的至少一個導電通道連接有散熱結構。本發明采用導電通道連接至散熱結構提供散熱途徑，可以提高3D存儲器件的良率和可靠性。

技術領域

本發明涉及存儲器技術領域，更具體地，涉及3D存儲器件。

背景技術

存儲器件的存儲密度的提高與半導體制造工藝的進步密切相關。隨著半導體制造工藝的特征尺寸越來越小，存儲器件的存儲密度越來越高。為了進一步提高存儲密度，已經開發出三維結構的存儲器件(即，3D存儲器件)。3D存儲器件包括沿著垂直方向堆疊的多個存儲單元，在單位面積的晶片上可以成倍地提高集成度，并且可以降低成本。

現有的3D存儲器件主要用作非易失性的閃存。兩種主要的非易失性閃存技術分別采用NAND和NOR結構。與NOR存儲器件相比，NAND存儲器件中的讀取速度稍慢，但寫入速度快，擦除操作簡單，并且可以實現更小的存儲單元，從而達到更高的存儲密度。因此，采用NAND結構的3D存儲器件獲得了廣泛的應用。

在NAND結構的3D存儲器件中，采用柵疊層結構形成存儲單元陣列，在該3D存儲器件中，采用大量金屬布線提供存儲單元陣列與外部電路之間的電連接，布線密度的增加將會影響3D存儲器件的良率和可靠性。期望進一步改進3D存儲器件的結構及其制造方法，以提高3D存儲器件的良率和可靠性。

發明內容

鑒于上述問題，本發明的目的在于提供一種3D存儲器件，其中，本發明采用導電通道連接至散熱結構提供散熱途徑，從而提高3D存儲器件的良率和可靠性。

根據本發明的一方面，提供了一種3D存儲器件，包括：柵疊層結構，所述柵疊層結構包括交替堆疊的多個柵極導體和多個層間絕緣層；多個溝道柱，所述溝道柱貫穿所述柵疊層結構以形成晶體管；以及多個導電通道，所述導電通道貫穿所述柵疊層結構以提供與外圍電路的電連接，其中，所述多個導電通道的至少一個導電通道連接有散熱結構。

優選地，所述多個導電通道的至少一個導電通道內包括散熱材料。

優選地，還包括：第一半導體襯底，所述第一半導體襯底的第一表面與所述柵疊層結構鄰接；位于所述第一半導體襯底的第二表面上的第二絕緣層，所述第一半導體襯底的第二表面與第一表面彼此相對；以及覆蓋所述柵疊層結構的第一絕緣層。

優選地，所述散熱結構位于所述第一絕緣層。

優選地，其中，所述散熱結構位于所述第二絕緣層。

優選地，還包括：至少部分圍繞所述導電通道的絕緣襯里，用于將所述導電通道與所述柵疊層結構和所述第一半導體襯底彼此隔開。

優選地，還包括：位于所述第一半導體襯底中的公共源區，所述導電通道的第一端延伸至所述公共源區，第二端連接至相應的外部焊盤。

優選地，所述導電通道從所述第一絕緣層的表面延伸至所述層間絕緣層的表面，從而提供貫穿接觸通孔。

優選地，還包括：位于所述第一絕緣層中的多個布線層，所述偽導電通道的第一端連接至所述多個布線層的相應布線層，第二端連接所述散熱結構。

優選地，還包括：在所述第一絕緣層的表面上橫向延伸的凹槽，所述凹槽從所述柵疊層結構的第一側壁到達第二側壁，所述多個偽溝道柱的第一端延伸至所述凹槽，第二端連接所述散熱結構。

優選地，還包括：位于所述凹槽中的導熱條。