[發明專利]取樣及保持電路

在審

• 申請號: 201811137682.5
• 申請日: 2018-09-28
• 公開（公告）號: CN109617542A
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 莊嵋箴;艾倫·羅斯
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H03K17/22
• 分類號: H03K17/22;H03K17/24
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 康艷青;姚開麗

取樣及保持(S/H)電路包括電容耦接到第一電壓的取樣節點和從輸入攜帶信號的輸入線。S/H電路還可以包括一個或多個晶體管，其將輸入線耦接到取樣節點。S/H電路還可以包括耦接到一個或多個晶體管的一個或多個源極或漏極的開關和第二電壓。S/H電路還可以包括耦接到開關的保持電路和一個或多個晶體管的一個或多個柵極的保持電路，保持電路被配置成在取樣期間打開輸入和取樣節點之間的輸入線。

技術領域

本揭露中描述的技術一般涉及取樣及保持(S/H)電路和相關方法，并且更具體地涉及S/H電路以及相關聯的方法及設備。

背景技術

取樣并保持(S/H)電路可以接收輸入電壓，取樣并保持電壓一段特定的時間，并輸出取樣及保持的電壓。S/H電路可以結合到各種裝置和電路中，例如需要在任何時間間隔內保持恒定電壓的裝置。

發明內容

本揭露的取樣及保持(S/H)電路包括電容組件、兩個晶體管、開關以及保持電路。電容組件將取樣節點耦接到第一電壓。電容組件耦接輸入線到所述取樣節點。開關耦接在所述兩個晶體管中的第一個晶體管的源極和所述兩個晶體管中的第二個晶體管的漏極之間，所述開關還耦接到第二電壓。保持電路耦接到所述開關和所述一個或多個晶體管的一個或多個柵極，所述保持電路配置成在取樣期間斷開所述輸入和所述取樣節點之間的所述輸入線。

本揭露的取樣及保持(S/H)電路可包括電容組件、輸入線、第一晶體管以及第二晶體管、開關以及保持電路。電容組件將取樣節點耦接到第一電壓。輸入線傳送來自于輸入的訊號。第一晶體管以及第二晶體管，各耦接所述輸入線到所述取樣節點。開關耦接第一節點到第二電壓。保持電路耦接到所述開關和所述第一晶體管以及第二晶體管的相應的柵極，所述保持電路被配置成在取樣期間斷開所述輸入和所述取樣節點之間的所述輸入線。其中所述第一節點位于所述第一晶體管的源極/漏極與所述第二晶體管的所述漏極之間。其中所述開關被配置為在所述取樣期間斷開。

本揭露的取樣及保持方法包括：當開關斷開時，通過分別激活或去激活一個或多個晶體管的每個柵極，以將輸入線耦接到取樣節點，所述開關耦接在所述兩個晶體管中的第一個晶體管的源極與所述兩個晶體管中的第二個晶體管的漏極之間，所述開關還耦接到第二電壓；以及當所述開關導通時，通過分別激活或去激活各所述柵極，以從所述取樣節點解耦所述輸入線。

附圖說明

當使用附圖閱讀時，從以下詳細描述中可以最好地理解本揭露的方面。應注意，根據工業的標準實踐，各種特征未按比例繪制。實際上，為了清楚起見，可以任意增加或減少各種特征的尺寸。

圖1描繪了根據一些實施例的示范取樣保持電路；

圖2描繪了根據一些實施例的用于S/H電路的電路組件的例圖；

圖3描繪了根據一些實施例的用于S/H電路的電路組件的例圖；

圖4A～4C描繪了根據一些實施例的S/H電路的電路組件的示例圖；

圖5A～5C描繪了裝置的示例圖，其可以包括根據一些實施例的S/H電路；

圖6描繪了裝置的示例圖，其可以包括根據一些實施例的S/H電路；

圖7描繪了裝置的示例圖，其可以包括根據一些實施例的S/H電路；

圖8描繪了逐次逼近緩存器(SAR)模擬數字轉換器(ADC)的示例圖；其包括取樣及保持(根據一些實施例的S/H電路)；

圖9描繪了根據一些實施例的用于執行S/H方法的例流程圖。

附圖標號說明

1、2、751、M、…M-1：級；

101：信號源；