[發明專利]制造半導體晶片封裝的方法

在審

• 申請號: 201811137301.3
• 申請日: 2018-09-28
• 公開（公告）號: CN109616423A
• 公開（公告）日: 2019-04-12
• 發明（設計）人: 張富程;黃震麟;陳文明;陳師彥;蔡睿義;忻斌一
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蔣林清

本發明一些實施例揭露一種用于制造半導體晶片封裝的方法，其包含：提供在晶片的第一側上具有裸片的半導體封裝；通過將模塑料安置于所述晶片的所述第一側上來部分模塑所述裸片，在完成所述部分模塑時，所述第一側的周邊無模塑料；和從所述晶片的所述第一側將所述半導體封裝與載體接合。本發明一些實施例還揭露一種半導體晶片封裝，其包含：裸片，其位于晶片的第一側上；模塑料，其囊封所述裸片且通過從所述晶片的所述第一側的周邊縮進來部分定位于所述晶片的所述第一側上；和密封結構，其位于所述晶片的所述第一側的所述周邊上。

技術領域

本發明實施例涉及一種半導體晶片封裝和其制造方法。

背景技術

從發明集成電路開始，半導體產業歸因于各種電子組件(即，晶體管、二極管、電阻器、電容器等等)的集成密度不斷提高而經歷持續快速增長。此集成密度提高多半來自最小構件大小的一再減小，其允許更多組件集成到給定區域中。

這些集成度提高基本上具二維(2D)性，這是因為由集成組件占用的容積基本上位于半導體晶片的表面上。盡管光刻的顯著改進已導致2D集成電路形成的顯著改進，但可在兩個維度上達成的密度仍存在物理限制。這些限制之一是制造這些組件所需的最小大小。此外，當將更多裝放置入晶芯片中時，需要更復雜設計。

額外限制來自裝置數目增加時的裝置之間的互連件的數目和長度的顯著增加。當互連件的數目和長度增加時，電路RC延遲且電力消耗增加。

已研究三維(3D)集成電路(IC)來試圖進一步增大電路密度。在3D IC的典型工藝中，將兩個裸片接合在一起且使電連接形成于各裸片與襯底上的接觸墊之間。例如，嘗試涉及：使兩個裸片彼此上下接合。接著，將堆疊裸片接合到載體襯底且接線將各裸片上的接觸墊電耦合到載體襯底上的接觸墊。

晶片級封裝也已得到發展。一般來說，晶片級封裝涉及：在晶片級處執行后段工藝處理，而非在切割晶片之后執行此處理。特定而言，晶片級封裝可包含：在晶片級形成接觸結構，囊封或背側保護、研磨等等。已發現，在晶片級處執行這些功能可降低成本。晶片級封裝還可導致較薄封裝。

在封裝之后，將晶片分成個別裸片。然而，晶片級封裝技術通常將模塑料或囊封化合物放置于其上表面上以使晶片的邊緣暴露。因此，晶片會易受損壞和/或晶片翹曲。

發明內容

根據本發明的一實施例，一種用于制造半導體晶片封裝的方法包括：提供在晶片的第一側上具有裸片的半導體封裝；通過將模塑料安置于所述晶片的所述第一側上來部分模塑所述裸片，在完成所述部分模塑時，所述第一側的周邊無模塑料；和從所述晶片的所述第一側將所述半導體封裝與載體接合。

根據本發明的一實施例，一種用于制造半導體晶片封裝的方法包括：提供在晶片的第一側上具有裸片的半導體封裝；通過第一模塑工具來部分模塑所述裸片，其包括：將模塑料安置到所述第一模塑工具中；和控制所述第一模塑料不占用所述晶片的所述第一側的周邊；和從所述晶片的所述第一側將所述半導體封裝與載體接合。

根據本發明的一實施例，一種半導體晶片封裝包括：裸片，其位于晶片的第一側上；模塑料，其囊封所述裸片且通過從所述晶片的所述第一側的周邊縮進來部分定位于所述晶片的所述第一側上；和密封結構，其位于所述晶片的所述第一側的所述周邊上。

附圖說明

附圖中依舉例而非限制的方式繪示一或多個實施例，其中具有相同元件符號的元件表示全部圖式中的相同元件。除非另有指示，否則圖式不按比例繪制。

圖1是根據本揭露的一些實施例的半導體晶片封裝的橫截面圖。

圖2是根據本揭露的一些實施例的圖1的半導體晶片封裝的部分放大橫截面圖。

圖3到7是根據本揭露的一些實施例的半導體晶片封裝在其各種制造操作中的橫截面圖。