[發明專利]芯片測試方法、裝置、設備與系統

在審

• 申請號: 201811137064.0
• 申請日: 2018-09-28
• 公開（公告）號: CN110967612A
• 公開（公告）日: 2020-04-07
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本公開提供一種芯片測試方法、裝置、設備與系統。芯片測試系統包括：測試設備，包括n條片選信號線、m組第一信號線和m*n組第二信號線；m*n個芯片測試位，每個所述芯片測試位耦接于所述n條片選信號線中的一條和所述m組第一信號線中的一組，且每個所述芯片測試位耦接的片選信號線與第一信號線不完全相同，每個所述芯片測試位對應耦接于所述m*n組第二信號線中的一組。本公開實施例可以用有限的測試設備引腳對多個芯片實現單獨控制。

技術領域

本公開涉及半導體技術領域，具體而言，涉及一種能夠對多個芯片進行單獨測試的芯片測試方法、裝置、設備與系統。

背景技術

在相關技術中，對多個芯片進行測試時，為了實現對每個芯片的單獨測試，往往需要為每個芯片單獨配置片選線。這種方式在測試設備的可用I/O接口有限的情況下，會降低測試設備的測試效率，減少測試設備能夠測試的芯片數量。

因此，在相關技術中，提出了通過矩陣控制方式，使用有限的引腳控制更多被測芯片的方案。圖1是相關技術中對被測芯片使用矩陣控制方式的示意圖。在圖1所示的方案中，一條片選信號線控制一行或一列被測芯片，一組實體信號線控制一列或一行被測芯片，實體信號線包括控制信號線、地址信號線、數據信號線。但是，在這種控制方式中，雖然能夠成功實現利用有限個引腳對多個被測芯片的同時寫入，卻無法實現對多個被測芯片的同時讀取。

因此，需要一種能夠克服上述問題的芯片測試方法。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

本公開的目的在于提供一種芯片測試方法以及芯片測試系統，用于至少在一定程度上克服由于相關技術的限制和缺陷而導致的測試設備無法同時讀取多個被測芯片的問題。

根據本公開的一個方面，提供一種芯片測試系統，包括：

測試設備，包括m組第一信號線和m*n組第二信號線；

m*n個芯片測試位，每個芯片測試位耦接于m組第一信號線中的一組和m*n組第二信號線中的一組。

在本公開的一種示例性實施例中，所述測試設備還包括n條片選信號線，所述m*n個芯片測試位中的每個芯片測試位耦接于n條片選信號線中的一條，且每個芯片測試位耦接的片選信號線與第一信號線都不相同。

在本公開的一種示例性實施例中，測試設備設置為：

確定一或多個被測芯片對應的芯片測試位的信號線耦接關系；

根據信號線耦接關系使能芯片測試位耦接的片選信號線，同時對芯片測試位耦接的第一信號線輸出測試指令，通過芯片測試位耦接的第二信號線寫入數據或讀取數據。

在本公開的一種示例性實施例中，第一信號線包括控制信號線和地址信號線，第二信號線包括數據信號線。

在本公開的一種示例性實施例中，測試設備設置為：

按序使能n條片選信號線，并同時對m組第一信號線輸出寫指令和寫地址，對當前片選信號線控制的m個芯片測試位耦接的m組第二信號線分別寫入數據，以實現分n批對m*n個被測芯片進行寫入測試，每一批同時測試m個被測芯片；或者，

按序對m組第一信號線輸出寫指令和寫地址，并同時使能n條片選信號線，對當前第一信號線控制的n個芯片測試位耦接的n組第二信號線分別寫入數據，以實現分m批對m*n個被測芯片進行寫入測試，每一批同時測試n個被測芯片。

在本公開的一種示例性實施例中，測試設備設置為：