[發(fā)明專利]半導(dǎo)體裝置及其制造方法

在審

• 申請?zhí)枺?/td>: 201811128368.0
• 申請日: 2018-09-27
• 公開（公告）號: CN109728072A
• 公開（公告）日: 2019-05-07
• 發(fā)明（設(shè)計(jì)）人: 云惟勝;林佑儒;余紹銘
• 申請（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 蔣林清

本發(fā)明實(shí)施例涉及一種半導(dǎo)體裝置及其制造方法。本發(fā)明實(shí)施例提供一種用于制造半導(dǎo)體裝置的方法。接納半導(dǎo)體襯底。圖案化所述半導(dǎo)體襯底以形成彼此間隔的多個(gè)突出部，其中所述突出部包括基底區(qū)段，及堆疊在所述基底區(qū)段上的晶種區(qū)段。形成多個(gè)第一絕緣結(jié)構(gòu)，從而覆蓋所述基底區(qū)段側(cè)壁且暴露所述晶種區(qū)段的側(cè)壁。形成多個(gè)間隔件，從而覆蓋所述晶種區(qū)段的所述側(cè)壁。部分移除所述第一絕緣結(jié)構(gòu)以部分暴露所述基底區(qū)段的所述側(cè)壁。移除從所述第一絕緣結(jié)構(gòu)暴露的所述基底區(qū)段。在所述晶種區(qū)段下方形成多個(gè)第二絕緣結(jié)構(gòu)。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及半導(dǎo)體裝置及其制造方法。

背景技術(shù)

近年來，應(yīng)變松弛緩沖器(SRB)經(jīng)生長在塊體半導(dǎo)體襯底(諸如硅襯底)上，且用作虛擬襯底(VS)以外延生長具有不同于所述塊體襯底的晶格常數(shù)的另一半導(dǎo)體材料。然而，SRB經(jīng)受缺陷問題，且經(jīng)外延生長半導(dǎo)體材料的厚度受其理論臨界厚度限制。

發(fā)明內(nèi)容

本發(fā)明的實(shí)施例涉及一種用于制造半導(dǎo)體裝置的方法，其包括：接納半導(dǎo)體襯底；圖案化所述半導(dǎo)體襯底以形成彼此間隔的多個(gè)突出部，其中所述突出部包括基底區(qū)段，及堆疊在所述基底區(qū)段上的晶種區(qū)段；形成多個(gè)第一絕緣結(jié)構(gòu)，從而覆蓋所述基底區(qū)段的側(cè)壁且暴露所述晶種區(qū)段的側(cè)壁；形成多個(gè)間隔件，從而覆蓋所述晶種區(qū)段的所述側(cè)壁；部分移除所述第一絕緣結(jié)構(gòu)以部分暴露所述基底區(qū)段的所述側(cè)壁；移除從所述第一絕緣結(jié)構(gòu)暴露的所述基底區(qū)段；及在所述晶種區(qū)段下方形成多個(gè)第二絕緣結(jié)構(gòu)。

本發(fā)明的實(shí)施例涉及一種用于制造半導(dǎo)體裝置的方法，其包括：接納半導(dǎo)體襯底；圖案化所述半導(dǎo)體襯底以形成彼此間隔開的多個(gè)突出部；覆蓋所述多個(gè)突出部的頂部部分及底部部分的側(cè)壁，而暴露所述多個(gè)突出部的中間部分；移除所述多個(gè)突出部的所述中間部分；在所述多個(gè)突出部的所述底部部分與所述頂部部分之間形成一絕緣層；及在所述突出部的所述頂部部分上生長多個(gè)半導(dǎo)體結(jié)構(gòu)。

本發(fā)明的實(shí)施例涉及一種半導(dǎo)體裝置，其包括：半導(dǎo)體襯底，其包含一表面，及從所述半導(dǎo)體襯底的所述表面突出的多個(gè)突出部；一絕緣層，其在所述半導(dǎo)體襯底上方；及多個(gè)堆疊式半導(dǎo)體通道，其在所述絕緣層上方，其中所述多個(gè)堆疊式半導(dǎo)體通道基本上與所述多個(gè)突出部對準(zhǔn)，且通過所述絕緣層與所述多個(gè)突出部隔開。

附圖說明

當(dāng)結(jié)合附圖閱讀時(shí)，從以下實(shí)施方式最佳理解本發(fā)明實(shí)施例的方面。應(yīng)注意，根據(jù)行業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種結(jié)構(gòu)不按比例繪制。實(shí)際上，為清晰論述，各種結(jié)構(gòu)的尺寸可任意增大或減小。

圖1為繪示根據(jù)本揭露的一或多個(gè)實(shí)施例的各種方面的用于制造半導(dǎo)體裝置的方法的流程圖。

圖2為繪示根據(jù)本揭露的一或多個(gè)實(shí)施例的各種方面的用于制造半導(dǎo)體裝置的方法的流程圖。

圖3A、3B、3C、3D、3E、3F、3G、3H、3I、3J、3K、3L及3M是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖4為繪示臨界厚度與不同組合物中的硅鍺之間的關(guān)系的圖。

圖5A、5B及5C是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖6A、6B及6C是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖7A、7B及7C是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖8A、8B、8C、8D及8E是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖9A、9B、9C、9D、9E、9F、9G及9H是根據(jù)本揭露的一或多個(gè)實(shí)施例的制造半導(dǎo)體裝置的各種操作的一或多者處的示意圖。

圖10是根據(jù)本揭露的一或多個(gè)實(shí)施例的半導(dǎo)體裝置的示意圖。