[發明專利]半導體元器件的制造方法及半導體元器件

有效

• 申請號: 201811123051.8
• 申請日: 2018-09-26
• 公開（公告）號: CN110957218B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 于紹欣;金興成;陳曉亮
• 申請（專利權）人: 無錫華潤微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 鄧云鵬

本發明涉及一種半導體元器件的制造方法及半導體元器件，在淺槽的底面摻雜第一P型雜質，填充淺槽形成淺槽隔離結構，通過在襯底上形成絕緣介質層之后，通過第一次光刻定義出P型界面摻雜區的摻雜窗口，通過摻雜窗口摻雜第二P型雜質，以在襯底內形成第二P型界面摻雜區，然后再在絕緣介質層上形成多晶硅層，刻蝕多晶硅層和絕緣介質層形成柵氧化層和多晶硅柵。形成的P型界面摻雜區僅與半導體元器件的溝道區域有重疊區域，與半導體元器件的N型源區和N型漏區都沒有重疊區域，這樣不僅可以有效防止半導體元器件的漏電，還保證了器件的開啟電壓，工作電流和耐壓能力。

技術領域

本發明涉及半導體制造領域，特別是涉及一種半導體元器件的制造方法及半導體元器件。

背景技術

在先進工藝的芯片制造中，器件之間的電學隔離需要淺溝槽隔離(ShallowTrench?Isolation，STI)技術形成的淺槽隔離結構。STI技術是采用HDP-CVD(高密度等離子體化學氣相沉積)進行絕緣介質填充，絕緣介質主要成分是氧化硅。在正常環境下，STI技術形成的淺槽隔離結構表現出良好的器件穩定性。但是在一些特殊環境中(例如：宇宙環境和核電站)，原子會吸收能量(質子、射線等)產生電子-空穴對，電子有相對較大的遷移率，大部分將很快的離開氧化硅。而空穴有較小的遷移率，在運動中除與電子復合的，大部分將聚集到有源區(例如硅)與淺槽隔離結構(例如氧化硅)界面，由于硅—氧化硅界面勢壘很高，硅不能向氧化硅提供電子，因此在硅—氧化硅界面附近的氧化硅內積累正空間電荷層，同時在靠近界面的有源區內建立感應電荷層(由電子組成)。對由電子形成的導電溝道的N溝道半導體元器件有很大的影響，會造成N溝道半導體元器件在未開啟的情況下，源極和漏極之間有較大的漏電。如果器件通過STI技術形成的淺槽隔離結構還集成了P溝道半導體元器件，還會造成N溝道半導體元器件的源極、漏極與相鄰的P溝道半導體元器件的N阱之間有較大的橫向漏電，漏電會導致半導體元器件的性能下降甚至失效。

針對器件漏電，目前的解決辦法有：1)選擇抗輻照性能好的材料，例如鍺、硅和砷化鎵等，但會導致器件研發和加工成本較高，而且目前硅仍是器件主要采用的材料，短期內難以被其他材料替代。2)器件設計結構方面的改進，設計結構方面改進會增加器件占用面積，增加器件集成度，與現有電路結構存在兼容問題。3)在整個有源區(包括整個N型源區、N型漏區和柵極區域)和淺槽隔離結構的界面處、淺槽隔離結構的底面都摻雜P型雜質，這樣雖然能夠減少漏電，但是由于摻雜的區域為整個有源區和淺槽隔離結構的界面區域，摻雜的P型雜質會擴散到整個器件的有源區內部，增加了原有襯底的P型雜質的濃度，使得器件的開啟電壓升高、工作電流下降、耐壓能力降低。

發明內容

基于此，有必要提供一種能在保證半導體元器件的開啟電壓和耐壓能力的前提下，有效防止半導體元器件漏電的半導體元器件的制造方法及半導體元器件。

一種半導體元器件的制造方法，包括：

提供半導體襯底；

刻蝕所述半導體襯底形成淺槽；

在所述淺槽的底面摻雜第一P型雜質，以形成P型底面摻雜區；

填充所述淺槽形成淺槽隔離結構；

在所述半導體襯底上形成絕緣介質層；

通過第一光刻定義出P型界面摻雜區的摻雜窗口，所述摻雜窗口呈長方形；

通過所述摻雜窗口摻雜第二P型雜質，以在所述半導體襯底內形成所述P型界面摻雜區；

在所述絕緣介質層上形成多晶硅層；

刻蝕所述多晶硅層和絕緣介質層形成柵氧化層和多晶硅柵；