[發明專利]半導體元器件的制造方法及半導體元器件

有效

• 申請號: 201811123051.8
• 申請日: 2018-09-26
• 公開（公告）號: CN110957218B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 于紹欣;金興成;陳曉亮
• 申請（專利權）人: 無錫華潤微電子有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 鄧云鵬

1.一種半導體元器件的制造方法，其特征在于，包括：

提供半導體襯底；

刻蝕所述半導體襯底形成淺槽；

在所述淺槽的底面摻雜第一P型雜質，以形成P型底面摻雜區；

填充所述淺槽形成淺槽隔離結構；

在所述半導體襯底上形成絕緣介質層；

通過第一光刻定義出P型界面摻雜區的摻雜窗口，所述摻雜窗口呈長方形；

通過所述摻雜窗口摻雜第二P型雜質，以在所述半導體襯底內形成所述P型界面摻雜區；

在所述絕緣介質層上形成多晶硅層；

刻蝕所述多晶硅層和絕緣介質層形成柵氧化層和多晶硅柵；

在所述半導體襯底表面摻雜N型雜質，以在所述半導體襯底內形成N型源區和N型漏區；在所述半導體襯底表面，所述P型界面摻雜區在長度方向與所述N型源區和所述N型漏區的距離均為大于0的第一距離，所述P型界面摻雜區在寬度方向與所述N型源區和N型漏區之間的溝道寬度區域有大于0的第二距離的重疊區域，所述P型界面摻雜區在寬度方向與所述淺槽隔離結構有大于0的第三距離的重疊區域；

其中，所述通過所述摻雜窗口摻雜第二P型雜質的步驟，包括通過所述摻雜窗口注入所述第二P型雜質。

2.根據權利要求1所述的半導體元器件的制造方法，其特征在于，所述第一距離的范圍為[0.1×(1-10％)um，0.2×(1+10％)um]，所述第二距離與所述溝道寬度的比值范圍為(0，0.05]。

3.根據權利要求1所述的半導體元器件的制造方法，其特征在于，所述在所述淺槽的底面摻雜第一P型雜質的步驟之前，還包括：

通過第二光刻將不適合摻雜所述第一P型雜質的區域用摻雜阻擋結構進行遮蓋，所述淺槽完整露出。

4.根據權利要求1所述的半導體元器件的制造方法，其特征在于，所述通過所述摻雜窗口注入所述第二P型雜質的步驟是采用傾斜注入或垂直注入的方式進行注入，所述傾斜注入偏離垂直方向的角度范圍為[0°，45°]。

5.根據權利要求1所述的半導體元器件的制造方法，其特征在于，第二P型雜質包括銦，所述第二P型雜質的注入能量為[100Kev，180Kev]，所述第二P型雜質的注入劑量為[2×10¹³離子數/cm²，1.5×10¹⁴離子數/cm²]。

6.根據權利要求1所述的半導體元器件的制造方法，其特征在于，所述第一P型雜質包括BF2，所述第一P型雜質的注入能量為[40Kev，60Kev]，所述第一P型雜質的注入劑量為[1×10¹³離子數/cm²，2×10¹³離子數/cm²]。

7.根據權利要求1所述的半導體元器件的制造方法，其特征在于，所述在所述半導體襯底表面摻雜N型雜質的步驟，包括：

在所述半導體襯底表面以第一劑量摻雜第一N型雜質，以在所述半導體襯底內形成第一N型源區和第一N型漏區；

在所述柵氧化層和多晶硅柵的周圍形成側墻；

在所述半導體襯底表面以第二劑量摻雜第二N型雜質，以在所述半導體襯底內形成第二N型源區和第二N型漏區，所述第二劑量大于所述第一劑量。