[發明專利]應用于ADC的高增益高線性度動態放大器

在審

• 申請號: 201811119106.8
• 申請日: 2018-09-25
• 公開（公告）號: CN109474249A
• 公開（公告）日: 2019-03-15
• 發明（設計）人: 吳建輝;高波;劉暢;傅娟;李紅
• 申請（專利權）人: 東南大學
• 主分類號: H03F3/45
• 分類號: H03F3/45
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 熊玉瑋

本發明公開了應用于ADC的高增益高線性度動態放大器，屬于基本電子電路的技術領域。該動態放大器包括：共源結構的輸入跨導級、共柵級、交叉耦合共柵級、共模檢測電路及將交叉耦合共柵級源極電壓、共柵級漏極電壓復位為電源電壓的復位電路，通過三層MOS管的堆疊增加運放的輸出阻抗，從而提升運放的增益與線性度。

技術領域

本發明公開了應用于ADC的高增益高線性度動態放大器，屬于基本電子電路的技術領域。

背景技術

在高速高分辨率的流水線型逐次逼近模數轉換器（pipeline-SAR ADC）中，需要采用放大器對第一級ADC的余量電壓進行放大，放大器功耗是ADC的主要功耗來源。傳統的ADC采用基于閉環結構的運算放大器作為余量放大器，為了在很短的時間內建立到足夠的精度，運算放大器需要很大的增益帶寬積，因此產生了大量的功耗。工作在開環狀態的動態放大器速度很快且沒有靜態功耗，因此，將動態放大器應用于ADC能夠提升速度并且極大地減小功耗。

此外，離散時間的sigma-delta調制器與Incremental調制器均需要對模擬信號進行積分。然而傳統的跨導運算放大器雖然具有很好的線性度與更高的增益，但是隨著工藝節點邁向深亞微米，MOS管的低跨導與低電源電壓使得傳統跨導運放很難實現高增益與大輸出電壓擺幅，同時，跨導運放的功耗也非常可觀，不適用于低功耗等應用場景。相比之下動態運放很好的解決了上述難題。

ADC對余量放大器增益的要求很高，通常要求增益達到16倍以上，同時，要求余量放大器要達到8bit的線性度。常見的動態放大器中如圖1所示，只采用一層共源共柵結構，因此增益通常無法達到16倍以上。

發明內容

本發明的發明目的是針對上述背景技術的不足，提供了應用于ADC的高增益高線性度動態放大器，采用三層共源共柵結構提升動態放大器的增益并減小輸出信號的失真，解決了現有動態放大器不能滿足實際應用所需高增益高線性度要求的技術問題。

本發明為實現上述發明目的采用如下技術方案：

應用于ADC的高增益高線性度動態放大器包括：輸入跨導級、共柵級、交叉耦合共柵級、共模檢測電路和復位開關等。共柵級層疊在輸入跨導級之上，交叉耦合共柵級層疊在共柵極之上，共模檢測電路與動態放大器的輸出相連。

輸入跨導級包括第一NMOS管和第二NMOS管，第一NMOS管的柵極接正端輸入電壓，源極接第三NMOS管的漏極，漏極接第四NMOS管的源極；第二NMOS管的柵極接負端輸入電壓，源極接第三NMOS管的漏極，漏極接第五NMOS管的源極。

共柵級包括第四NMOS管和第五NMOS管，第四NMOS管的柵極接共模檢測電路的輸出電壓，源極接第一NMOS管的漏極，漏極接第六NMOS管的源極；第五NMOS管的柵極接共模檢測電路的輸出電壓，源極接第二NMOS管的漏極，漏極接第七NMOS管的源極。

交叉耦合共柵級包括：第六NMOS管、第七NMOS管、第三電容和第四電容，第六NMOS管的柵極接第七NMOS管的漏極，源極接第四NMOS管的漏極，漏極接第七NMOS管的柵極；第七NMOS管的柵極接第六NMOS管的漏極，源極接第五NMOS管的漏極，漏極接第六NMOS管的柵極；第三電容的上極板接第六NMOS管的源極，下極板接地；第四電容的上極板接第七NMOS管的源極，下極板接地。

共模檢測電路包括：第一電容、第二電容、第一反相器和第二反相器，第一電容的上極板接負端輸出電壓，下極板接第一反相器的輸入端；第二電容的上極板接正端輸出電壓，下極板接第一反相器的輸入端；第一反相器的輸入端接第一電容的下極板，輸出端接第二反相器的輸入端；第二反相器的輸入端接第一反相器的輸出端，輸出端接第四NMOS管和第五NMOS管的柵極。