[發明專利]半導體器件形成方法

有效

• 申請號: 201811109931.X
• 申請日: 2018-09-21
• 公開（公告）號: CN110943032B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 楊麗輝
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L27/108
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本公開提供了一種半導體器件形成方法，屬于半導體技術領域。本公開包括：在襯底上形成具有位元線接觸圖形的底部抗反射涂層BARC；沉積第一膜層，所述第一膜層形成側壁間溝槽；刻蝕所述第一膜層以及所述側壁間溝槽下方的襯底，形成所述襯底內的隔離溝槽，所述隔離溝槽與所述側壁間溝槽的寬度相等；沉積第一隔離材料，形成淺溝槽隔離結構；刻蝕所述BARC，形成位元線接觸孔。本公開可以減少半導體器件制造過程所需的光刻次數，簡化工藝流程，并降低光刻對準偏差對器件結構精度造成的不利影響。

技術領域

本公開涉及半導體技術領域，尤其涉及一種半導體器件形成方法。

背景技術

隨著半導體芯片集成度的提高，半導體器件尺寸的減小，半導體制造工藝的難度也大大增加。目前，半導體器件的制造過程需要多次使用光刻，以定義各器件元件的圖形，并控制尺寸，整個制造過程的步驟繁多，工藝較為復雜，增加了半導體器件的制造成本。

需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。

發明內容

現有的半導體器件制造方法通過光刻控制器件尺寸，在器件尺寸減小的情況下，容易產生光刻對準的偏差，對半導體器件的結構與性能帶來不利的影響。

本公開的目的在于提供一種半導體器件形成方法，進而至少在一定程度上克服現有技術中半導體器件制造工藝復雜以及存在光刻對準偏差的問題。

本公開的其他特性和優點將通過下面的詳細描述變得顯然，或部分地通過本公開的實踐而習得。

根據本公開的一個方面，提供一種半導體器件形成方法，包括：在襯底上形成具有位元線接觸圖形的底部抗反射涂層(BARC)；沉積第一膜層，所述第一膜層形成側壁間溝槽；刻蝕所述第一膜層以及所述側壁間溝槽下方的襯底，形成所述襯底內的隔離溝槽，所述隔離溝槽與所述側壁間溝槽的寬度相等；沉積第一隔離材料，形成淺溝槽隔離結構；刻蝕所述BARC，形成位元線接觸孔。

在本公開的一種示例性實施例中，在沉積第一膜層前，所述方法還包括：沉積第二膜層；所述刻蝕所述第一膜層以及所述側壁間溝槽下方的襯底，形成所述襯底內的隔離溝槽，所述隔離溝槽與所述側壁間溝槽的寬度相等包括：刻蝕所述第一膜層以及所述側壁間溝槽下方的第二膜層與襯底，形成所述襯底內的隔離溝槽，所述隔離溝槽與所述側壁間溝槽的寬度相等；在形成所述淺溝槽隔離結構后，所述方法還包括：刻蝕剩余的第二膜層以及所述第二膜層下方的襯底，形成所述襯底內的字元線溝槽，所述字元線溝槽的寬度與所述第二膜層的厚度相等；在所述襯底與所述字元線溝槽的界面處形成柵氧化層，并在所述字元線溝槽內填充導電材料，形成埋入式字元線(bWL)；在所述字元線溝槽內繼續填充第二隔離材料，并移除超出所述BARC上表面的第二隔離材料。

在本公開的一種示例性實施例中，所述在所述字元線溝槽內填充導電材料，形成埋入式字元線包括：在所述柵氧化層上生長字元線接觸層；在所述字元線溝槽內填充字元線材料；移除超出所述襯底上表面的字元線接觸層與字元線材料，形成所述埋入式字元線。

在本公開的一種示例性實施例中，在襯底上形成具有位元線接觸圖形的底部抗反射涂層(BARC)包括：在所述襯底上依次形成墊氧化層(Pad oxide)與墊氮化層(Padnitride)；在所述墊氮化層上形成具有位元線接觸圖形的BARC；所述刻蝕所述第一膜層以及所述側壁間溝槽下方的襯底，形成所述襯底內的隔離溝槽包括：刻蝕所述第一膜層以及所述側壁間溝槽下方的墊氧化層、墊氮化層與襯底，形成所述襯底內的隔離溝槽；所述刻蝕所述BARC，形成位元線接觸孔包括：刻蝕所述BARC以及所述BARC下方的墊氧化層與墊氮化層，形成所述位元線接觸孔。

在本公開的一種示例性實施例中，所述沉積第一隔離材料，形成淺溝槽隔離結構包括：沉積第一隔離材料，并移除超出所述BARC上表面的第一隔離材料，形成所述淺溝槽隔離結構。