[發明專利]基于Wilson電流鏡的新型低壓DCVSL電路

在審

• 申請號: 201811099468.5
• 申請日: 2018-09-20
• 公開（公告）號: CN109299535A
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 曹元;韓麗娟;葛惟唯
• 申請（專利權）人: 河海大學常州校區
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 南京縱橫知識產權代理有限公司 32224
• 代理人: 董建林

1.基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：包括上拉網絡和下拉網絡，所述上拉網絡包括三個PMOS器件MP1～MP3，所述下拉網絡包括下拉網絡PDN1和下拉網絡PDN2，PDN1和PDN2均由NMOS器件組成；其中，

MP1、MP2的源級接高供電電壓；

MP1的漏極接MP3的源級，MP3的漏極接下拉網絡PDN1，PDN1另一端接地；

MP2的漏極接下拉網絡PDN2，PDN2另一端接地；

MP1、MP2的柵極接MP3的漏極和下拉網絡PDN1，MP3的柵極接MP2的漏極和下拉網絡PDN2。

2.根據權利要求1所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：下拉網絡PDN1作為所述電路的輸入端，下拉網絡PDN2作為所述電路的互補輸入端。

3.根據權利要求1所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：MP2的漏極作為所述電路的輸出端，MP3的漏極作為所述電路的互補輸出端。

4.根據權利要求1所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：MP3的漏極為M節點，MP1和MP2的柵極為N節點，當PDN1截止且PDN2導通時，輸出節點被拉低至低電平，并且MP3導通，節點N和節點M通過MP1被充電到高電平。

5.根據權利要求4所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：當PDN1導通且PDN2截止時，節點N和節點M將被下拉至低電平，電路左側分支中的電流鏡像到右側，輸出節點被快速充電至高電平，然后MP3截止。

6.根據權利要求5所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：當PDN1導通且PDN2截止時，MP3器件將所述的上拉網絡與下拉網絡隔離開來，防止產生短路電流而引起靜態功耗。

7.根據權利要求1所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：所述下拉網絡PDN1包括串聯連接的兩個NMOS器件MN1、MN2；所述下拉網絡PDN2包括并聯連接的兩個NMOS器件MN3、MN4。

8.根據權利要求1所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：所述下拉網絡PDN1包括四個NMOS器件MN1、MN5、MN3和MN6，其中MN1、MN5串聯連接，MN3、MN6串聯連接，然后MN1、MN5與MN3、MN6并聯連接；所述下拉網絡PDN2包括四個NMOS器件MN2、MN5、MN4和MN6，其中MN2、MN5串聯連接，MN4、MN6串聯連接，然后MN2、MN5與MN4、MN6并聯連接。

9.根據權利要求8所述的基于Wilson電流鏡的新型低壓DCVSL電路，其特征在于：所述下拉網絡PDN1與下拉網絡PDN2共享兩個NMOS器件MN5和MN6。