[發明專利]自對準的門極隔離

在審

• 申請號: 201811098514.X
• 申請日: 2018-09-20
• 公開（公告）號: CN109755134A
• 公開（公告）日: 2019-05-14
• 發明（設計）人: 謝瑞龍;M·K·帕蒂拉內;樸燦柔;古拉密·波奇;尼格爾·凱夫;馬翰德·庫瑪;成敏圭;劉黃;臧輝
• 申請（專利權）人: 格芯公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及自對準的門極隔離，揭示鰭式場效晶體管(FinFET)及其制法包括自對準的門極隔離層。一種形成FinFET的方法包括：形成犧牲間隔體于鰭片側壁上面，以及在犧牲間隔體之間的數個自對準位置處形成隔離層于毗鄰鰭片之間。形成例如犧牲門極層的附加層于該隔離層上面，以及光刻及蝕刻技術用來切斷或分段該附加層以在該隔離層上面界定一門極切斷開口。用電介質材料回填該門極切斷開口，以及回填的電介質與該隔離層合作以使相鄰犧牲門極從而隨后形成與各個裝置關聯的功能門極分離。

技術領域

本申請案大體涉及半導體裝置，且更特別的是，涉及鰭式場效晶體管的制造方法。

背景技術

例如鰭式場效晶體管(FinFET)的全空乏裝置為致能縮小下一代門極(gate)長度至14納米及以下的候選者。鰭式場效晶體管(FinFET)為使晶體管通道在半導體襯底表面上隆起而不是使通道位在或略低于該表面的三維架構。用隆起的信道，門極可纏繞通道的側面，這提供裝置的改良靜電控制。

FinFET的制造通常利用自對準工藝以使用選擇性蝕刻技術在襯底表面上產生極薄的鰭片，例如，20納米寬或更小。然后，沉積接觸各鰭片的多個表面的門極結構以形成多門極架構。

使用門極最先(gate-first)或門極最后(gate-last)制造工藝可形成該門極結構。為了避免功能門極材料暴露于與此類工藝相關的熱預算，例如取代金屬門極(RMG)工藝的門極最后工藝使用在裝置激活之后通常被功能門極取代的犧牲或虛擬門極，亦即，在鰭片的源極/漏極區的外延成長及/或摻雜物植入及相關驅入退火(drive-in anneal)之后。

在移除犧牲門極及形成功能門極之前，為了隔離毗鄰裝置，門極切斷模塊可用來切斷犧牲門極層且在架構的選定區域內形成開口。與此一工藝聯合，從開口移除的犧牲門極層材料換成另一蝕刻選擇性電介質材料。不過，在先進節點，盡管近來的發展，在多個密集排列的鰭片中界定具有所欲關鍵尺寸(s)及對準精確度的門極切斷開口仍然是個挑戰。

發明內容

因此，提供一種用于高度準確及精確地界定在關鍵尺寸的犧牲門極結構的方法是有益的，特別是門極結構，其致能形成在先進節點的功能取代金屬門極而不改變設計規則或以其他方式犧牲實體區域(real estate)。

揭示一種門極切斷方案，與取代金屬門極(RMG)加工流程結合，可用于制造鰭式場效晶體管(FinFET)，在此隔離層在毗鄰鰭片之間自對準以形成門極切斷區。通過形成自對準隔離層，可與傳統光刻關聯的限制無關地形成有所欲關鍵尺寸及對準的門極切斷區。

根據本申請的具體實施例，一種形成半導體結構的方法包括：形成多個半導體鰭片于一半導體襯底上面，形成一間隔體層于該多個半導體鰭片的側壁上面，在毗鄰間隔體層之間的自對準位置處形成一隔離層，形成一第二層于該隔離層上面且于該半導體鰭片上面，在該第二層中蝕刻一開口以暴露該隔離層的一頂面，以及在該開口內形成一電介質層。

一種示范半導體結構包括：配置在一半導體襯底上面的多個半導體鰭片，設置于該襯底上面且于毗鄰鰭片之間的一隔離層，以及設置于該隔離層上面的一電介質層，其中該隔離層在該襯底的一第一區內的一頂面低于鄰近該隔離層的半導體鰭片的一頂面，以及該隔離層在該襯底的一第二區內的一頂面高于鄰近該隔離層的半導體鰭片的一頂面。

附圖說明

閱讀時結合下列附圖可充分明白以下本申請的特定具體實施例的詳細說明，其中類似的結構用相同的附圖標記表示，以及其中：

圖1為FinFET裝置的示意俯視平面圖，其圖示共享門極在直線A上的位置以及切斷門極(cut gate)在直線B上的位置；

圖1A根據各種不同具體實施例圖示沿著圖1共享門極的尺寸的橫截面圖，它是在鰭片顯露蝕刻(fin revealing etch)以及形成間隔體層于鰭片側壁上面且于設置在鰭片上面的鰭片硬掩模的側壁上面后的中間制造階段；