[發(fā)明專利]自對準的門極隔離

在審

• 申請?zhí)枺?/td>: 201811098514.X
• 申請日: 2018-09-20
• 公開（公告）號: CN109755134A
• 公開（公告）日: 2019-05-14
• 發(fā)明（設計）人: 謝瑞龍;M·K·帕蒂拉內(nèi);樸燦柔;古拉密·波奇;尼格爾·凱夫;馬翰德·庫瑪;成敏圭;劉黃;臧輝
• 申請（專利權(quán)）人: 格芯公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種形成半導體結(jié)構(gòu)的方法，其包含：

形成多個半導體鰭片于一半導體襯底上面；

形成一間隔體層于該多個半導體鰭片的側(cè)壁上面；

在毗鄰間隔體層之間的自對準位置處形成一隔離層；

形成一第二層于該隔離層上面且于該半導體鰭片上面；

在該第二層中蝕刻一開口以暴露該隔離層的一頂面；以及

在該開口內(nèi)形成一電介質(zhì)層。

2.如權(quán)利要求1所述的方法，其特征在于，該間隔體層包含一非晶硅。

3.如權(quán)利要求1所述的方法，其特征在于，該隔離層包含從下列各物組成的群組選出的一電介質(zhì)材料：SiCO、SiCN及SiOCN。

4.如權(quán)利要求1所述的方法，進一步包含：蝕刻該隔離層，其中，經(jīng)蝕刻的該隔離層在該襯底的一第一區(qū)內(nèi)的一頂面低于鄰近該隔離層的半導體鰭片的一頂面。

5.如權(quán)利要求1所述的方法，其特征在于，該隔離層在該襯底的一第二區(qū)內(nèi)的一頂面高于鄰近該隔離層的半導體鰭片的一頂面。

6.如權(quán)利要求1所述的方法，進一步包含：在該半導體鰭片之間形成一淺溝槽隔離層于該半導體襯底上面。

7.如權(quán)利要求6所述的方法，其特征在于，該隔離層直接形成于該淺溝槽隔離層上面。

8.如權(quán)利要求1所述的方法，其特征在于，該第二層包含非晶硅。

9.如權(quán)利要求1所述的方法，其特征在于，該第二層包含一導電層。

10.如權(quán)利要求1所述的方法，其特征在于，該第二層包含上覆一導電層的一非晶碳層或一有機平坦化層(OPL)。

11.如權(quán)利要求1所述的方法，其特征在于，該電介質(zhì)層的一寬度大于該隔離層的一寬度。

12.如權(quán)利要求1所述的方法，進一步包含：在該電介質(zhì)層與該隔離層的相對側(cè)壁上面形成一導電層。

13.一種半導體結(jié)構(gòu)，其包含：

多個半導體鰭片，配置在一半導體襯底上面；

一隔離層，設置于該襯底上面且于毗鄰鰭片之間；以及

一電介質(zhì)層，設置于該隔離層上面，其中，該隔離層在該襯底的一第一區(qū)內(nèi)的一頂面低于鄰近該隔離層的半導體鰭片的一頂面，以及該隔離層在該襯底的一第二區(qū)內(nèi)的一頂面高于鄰近該隔離層的半導體鰭片的一頂面。

14.如權(quán)利要求13所述的半導體結(jié)構(gòu)，其特征在于，該電介質(zhì)層包含氮化硅且該隔離層包含從下列各物組成的群組選出的一電介質(zhì)材料：SiCO、SiCN及SiOCN。

15.如權(quán)利要求13所述的半導體結(jié)構(gòu)，進一步包含：在該半導體鰭片之間設置于該半導體襯底上面的一淺溝槽隔離層，其中，該隔離層直接設置于該淺溝槽隔離層上面。

16.如權(quán)利要求13所述的半導體結(jié)構(gòu)，其特征在于，該電介質(zhì)層的一寬度大于該隔離層的一寬度。

17.如權(quán)利要求13所述的半導體結(jié)構(gòu)，進一步包含：設置在該電介質(zhì)層及該隔離層的第一側(cè)壁上面的一第一導電層以及設置在該電介質(zhì)層及該隔離層的第二側(cè)壁上面的一第二導電層。