[發明專利]一種基于申威26010處理器的矩陣轉置方法及系統

在審

• 申請號: 201811094916.2
• 申請日: 2018-09-19
• 公開（公告）號: CN109445850A
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 胡波;李一明;秦旭;彭星洪;李晉
• 申請（專利權）人: 成都申威科技有限責任公司
• 主分類號: G06F9/345
• 分類號: G06F9/345;G06F17/16
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 楊立;董德

本發明涉及一種基于申威26010處理器的矩陣轉置方法，包括如下步驟：S1，將主核中存儲的矩陣A劃分為64個子矩陣，并對64個子矩陣進行編號；S2，對64個從核進行與64個子矩陣的編號對應的編號，并分別將64個子矩陣讀取到與子矩陣對應編號的從核中；S3，分別對每個從核中的子矩陣進行轉置，得到64個轉置后的從核；S4，將64個轉置后的從核按照從核的編號順序排列成8×8形式的矩陣B，并對矩陣B通過核間寄存器通信方式進行轉置，得到矩陣C；S5，將矩陣C存儲到主核，完成轉置。通過將較大的矩陣分解為規模較小的多個分塊，再通過分塊矩陣轉置和矩陣傳輸并行，使轉置效率得到提升。

技術領域

本發明涉及處理器的矩陣轉置方法領域，尤其涉及一種基于申威26010處理器的矩陣轉置方法及系統。

背景技術

申威26010處理器，是我國自主研制的高性能計算處理器。該處理器使用擴展的ALPHA架構指令集，一個處理器采用4個核組，每個核組由一個運算控制核心(主核，64位RISC結構通用處理器單元)和一個運算核心陣列，即8行8列mesh結構的64個運算核心(從核)組成。主核和從核都支持256位向量浮點指令擴展；每個從核包含32個寄存器以及64KB用戶可控的LDM以及16KB程序空間，且直接訪問本地LDM延遲極小，且從核硬件流水線支持訪存指令和浮點運算指令的同時發射；從核陣列內部可使用寄存器級通信，以一個向量長度為單位，各從核可在其行或列上進行數據廣播或數據接收，行列寄存器通信緩沖是一個FIFO(先入先出隊列)的緩沖，并具有讀后清除的屬性；提供主從核間DMA異步數據傳輸機制，實現數據從主內存讀取至從核LDM或從從核LDM寫回至主內存中，且DMA包含多種數據傳輸模式。該處理器性能優良，因此越來越多的計算庫被移植到該平臺，供相關應用使用。

然而，使用申威26010處理器進行矩陣運算時，通常需要將數據按行讀取到從核本地存儲器LDM，進行計算。計算完成后，如需矩陣轉置，則需要將數據通過直接存儲器訪問DMA，將數據回傳到主核進行數據轉置，轉置完成后，若還需要通過從核進行并行計算，則再次通過DMA將數據發送至從核LDM中進行，該運算過程非常繁瑣，大大限制了其運算性能。

發明內容

本發明為了解決上述技術問題提供一種基于申威26010處理器的矩陣轉置方法。

本發明解決上述技術問題的技術方案如下：一種基于申威26010處理器的矩陣轉置方法，所述申威26010處理器的1個核組包括1個主核和64個從核，包括如下步驟：

S1，將所述主核中存儲的矩陣A劃分為64個子矩陣，并對64個所述子矩陣進行編號。

S2，對64個所述從核進行與64個所述子矩陣的編號對應的編號，并分別將64個所述子矩陣讀取到與所述子矩陣對應編號的所述從核中。

S3，分別對每個所述從核中的所述子矩陣進行轉置，得到64個轉置后的從核。

S4，將64個所述轉置后的從核按照所述從核的編號順序排列成8×8形式的矩陣B，并對所述矩陣B通過核間寄存器通信方式進行轉置，得到矩陣C。

S5，將所述矩陣C存儲到所述主核中，完成轉置。

本發明的有益效果是，對于規模較大的矩陣，通過將較大的矩陣分解為規模較小的多個分塊，再通過分塊矩陣轉置和矩陣傳輸并行，同時充分利用從核局存LDM的低訪問延時，使轉置效率也得到提升。從而充分利用處理器的其中一個核組的從核陣列的并行運算能力，可極大程度上提升其處理器運算性能。

在上述技術方案的基礎上，本發明還可以做如下改進。

進一步，所述S1具體包括：

S11，將所述矩陣A確定為m×n形式的矩陣，其中，m表示矩陣行數，n表示矩陣列數。