[發明專利]一種基于申威26010處理器的矩陣轉置方法及系統

在審

• 申請號: 201811094916.2
• 申請日: 2018-09-19
• 公開（公告）號: CN109445850A
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 胡波;李一明;秦旭;彭星洪;李晉
• 申請（專利權）人: 成都申威科技有限責任公司
• 主分類號: G06F9/345
• 分類號: G06F9/345;G06F17/16
• 代理公司: 北京輕創知識產權代理有限公司 11212
• 代理人: 楊立;董德

1.一種基于申威26010處理器的矩陣轉置方法，所述申威26010處理器的1個核組包括1個主核和64個從核，其特征在于，包括如下步驟：

S1，將所述主核中存儲的矩陣A劃分為64個子矩陣，并對64個所述子矩陣進行編號；

S2，對64個所述從核進行與64個所述子矩陣的編號對應的編號，并分別將64個所述子矩陣讀取到與所述子矩陣對應編號的所述從核中；

S3，分別對每個所述從核中的所述子矩陣進行轉置，得到64個轉置后的從核；

S4，將64個所述轉置后的從核按照所述從核的編號順序排列成8×8形式的矩陣B，并對所述矩陣B通過核間寄存器通信方式進行轉置，得到矩陣C；

S5，將所述矩陣C存儲到所述主核中，完成轉置。

2.根據權利要求1所述的基于申威26010處理器的矩陣轉置方法，其特征在于，所述S1具體包括：

S11，將所述矩陣A確定為m×n形式的矩陣，其中，m表示矩陣行數，n表示矩陣列數；

S12，將所述矩陣A劃分為64個子矩陣，其中當m能整除64時，將m等分為64份，n保持不變，得到的64個所述子矩陣的形式分別為m₀×n，m₁×n，......，m₆₃×n。

3.根據權利要求2所述的基于申威26010處理器的矩陣轉置方法，其特征在于，所述S1具體還包括：

S13，當m不能整除64，且m除以64得到商數d和余數s時，將所述矩陣A劃分為分為64個子矩陣，并對64個所述子矩陣從0開始進行順序編號，其中，編號小于s的所述子矩陣為(d+1)×n階矩陣，編號大于或等于s的所述子矩陣為d×n階矩陣。

4.根據權利要求1-3任一項所述的基于申威26010處理器的矩陣轉置方法，其特征在于，所述S3的具體實現為：通過從核LDM跨步拷貝的方式對所述從核中的子矩陣進行轉置。

5.根據權利要求1-3任一項所述的基于申威26010處理器的矩陣轉置方法，其特征在于，所述S4的具體實現為：通過傳遞令牌的核間寄存器通信方式對所述矩陣B進行轉置。

6.一種基于申威26010處理器的矩陣轉置系統，所述申威26010處理器的1個核組包括1個主核和64個從核，其特征在于，包括：

矩陣劃分模塊，用于將所述主核中存儲的矩陣A劃分為64個子矩陣，并對64個所述子矩陣進行編號；

子矩陣讀取模塊，用于對64個所述從核進行與64個所述子矩陣的編號對應的編號，并分別將64個所述子矩陣讀取到與所述子矩陣對應編號的所述從核中；

從核子矩陣轉置模塊，用于分別對每個所述從核中的所述子矩陣進行轉置，得到64個轉置后的從核；

從核轉置交換模塊，用于將64個所述轉置后的從核按照所述從核的編號順序排列成8×8形式的矩陣B，并對所述矩陣B通過核間寄存器通信方式進行轉置，得到矩陣C；

數據存儲模塊，將所述矩陣C存儲到所述主核中，完成轉置。

7.根據權利要求6所述的基于申威26010處理器的矩陣轉置系統，其特征在于，所述矩陣劃分模塊具體用于：

將所述矩陣A確定為m×n形式的矩陣，其中，m表示矩陣行數，n表示矩陣列數；

將所述矩陣A劃分為64個子矩陣，其中當m能整除64時，將m等分為64份，n保持不變，得到的64個所述子矩陣的形式分別為m₀×n，m₁×n，......，m₆₃×n。

8.根據權利要求7所述的基于申威26010處理器的矩陣轉置系統，其特征在于，所述矩陣劃分模塊還用于：

當m不能整除64，且m除以64得到商數d和余數s時，將所述矩陣A劃分為分為64個子矩陣，并對64個所述子矩陣從0開始進行順序編號，其中，編號小于s的所述子矩陣為(d+1)×n階矩陣，編號大于或等于s的所述子矩陣為d×n階矩陣。