[發(fā)明專利]一種基于申威26010處理器的矩陣轉(zhuǎn)置方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201811094916.2
• 申請日: 2018-09-19
• 公開（公告）號: CN109445850A
• 公開（公告）日: 2019-03-08
• 發(fā)明（設(shè)計(jì)）人: 胡波;李一明;秦旭;彭星洪;李晉
• 申請（專利權(quán)）人: 成都申威科技有限責(zé)任公司
• 主分類號: G06F9/345
• 分類號: G06F9/345;G06F17/16
• 代理公司: 北京輕創(chuàng)知識產(chǎn)權(quán)代理有限公司 11212
• 代理人: 楊立;董德

1.一種基于申威26010處理器的矩陣轉(zhuǎn)置方法，所述申威26010處理器的1個(gè)核組包括1個(gè)主核和64個(gè)從核，其特征在于，包括如下步驟：

S1，將所述主核中存儲的矩陣A劃分為64個(gè)子矩陣，并對64個(gè)所述子矩陣進(jìn)行編號；

S2，對64個(gè)所述從核進(jìn)行與64個(gè)所述子矩陣的編號對應(yīng)的編號，并分別將64個(gè)所述子矩陣讀取到與所述子矩陣對應(yīng)編號的所述從核中；

S3，分別對每個(gè)所述從核中的所述子矩陣進(jìn)行轉(zhuǎn)置，得到64個(gè)轉(zhuǎn)置后的從核；

S4，將64個(gè)所述轉(zhuǎn)置后的從核按照所述從核的編號順序排列成8×8形式的矩陣B，并對所述矩陣B通過核間寄存器通信方式進(jìn)行轉(zhuǎn)置，得到矩陣C；

S5，將所述矩陣C存儲到所述主核中，完成轉(zhuǎn)置。

2.根據(jù)權(quán)利要求1所述的基于申威26010處理器的矩陣轉(zhuǎn)置方法，其特征在于，所述S1具體包括：

S11，將所述矩陣A確定為m×n形式的矩陣，其中，m表示矩陣行數(shù)，n表示矩陣列數(shù)；

S12，將所述矩陣A劃分為64個(gè)子矩陣，其中當(dāng)m能整除64時(shí)，將m等分為64份，n保持不變，得到的64個(gè)所述子矩陣的形式分別為m₀×n，m₁×n，......，m₆₃×n。

3.根據(jù)權(quán)利要求2所述的基于申威26010處理器的矩陣轉(zhuǎn)置方法，其特征在于，所述S1具體還包括：

S13，當(dāng)m不能整除64，且m除以64得到商數(shù)d和余數(shù)s時(shí)，將所述矩陣A劃分為分為64個(gè)子矩陣，并對64個(gè)所述子矩陣從0開始進(jìn)行順序編號，其中，編號小于s的所述子矩陣為(d+1)×n階矩陣，編號大于或等于s的所述子矩陣為d×n階矩陣。

4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于申威26010處理器的矩陣轉(zhuǎn)置方法，其特征在于，所述S3的具體實(shí)現(xiàn)為：通過從核LDM跨步拷貝的方式對所述從核中的子矩陣進(jìn)行轉(zhuǎn)置。

5.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的基于申威26010處理器的矩陣轉(zhuǎn)置方法，其特征在于，所述S4的具體實(shí)現(xiàn)為：通過傳遞令牌的核間寄存器通信方式對所述矩陣B進(jìn)行轉(zhuǎn)置。

6.一種基于申威26010處理器的矩陣轉(zhuǎn)置系統(tǒng)，所述申威26010處理器的1個(gè)核組包括1個(gè)主核和64個(gè)從核，其特征在于，包括：

矩陣劃分模塊，用于將所述主核中存儲的矩陣A劃分為64個(gè)子矩陣，并對64個(gè)所述子矩陣進(jìn)行編號；

子矩陣讀取模塊，用于對64個(gè)所述從核進(jìn)行與64個(gè)所述子矩陣的編號對應(yīng)的編號，并分別將64個(gè)所述子矩陣讀取到與所述子矩陣對應(yīng)編號的所述從核中；

從核子矩陣轉(zhuǎn)置模塊，用于分別對每個(gè)所述從核中的所述子矩陣進(jìn)行轉(zhuǎn)置，得到64個(gè)轉(zhuǎn)置后的從核；

從核轉(zhuǎn)置交換模塊，用于將64個(gè)所述轉(zhuǎn)置后的從核按照所述從核的編號順序排列成8×8形式的矩陣B，并對所述矩陣B通過核間寄存器通信方式進(jìn)行轉(zhuǎn)置，得到矩陣C；

數(shù)據(jù)存儲模塊，將所述矩陣C存儲到所述主核中，完成轉(zhuǎn)置。

7.根據(jù)權(quán)利要求6所述的基于申威26010處理器的矩陣轉(zhuǎn)置系統(tǒng)，其特征在于，所述矩陣劃分模塊具體用于：

將所述矩陣A確定為m×n形式的矩陣，其中，m表示矩陣行數(shù)，n表示矩陣列數(shù)；

將所述矩陣A劃分為64個(gè)子矩陣，其中當(dāng)m能整除64時(shí)，將m等分為64份，n保持不變，得到的64個(gè)所述子矩陣的形式分別為m₀×n，m₁×n，......，m₆₃×n。

8.根據(jù)權(quán)利要求7所述的基于申威26010處理器的矩陣轉(zhuǎn)置系統(tǒng)，其特征在于，所述矩陣劃分模塊還用于：

當(dāng)m不能整除64，且m除以64得到商數(shù)d和余數(shù)s時(shí)，將所述矩陣A劃分為分為64個(gè)子矩陣，并對64個(gè)所述子矩陣從0開始進(jìn)行順序編號，其中，編號小于s的所述子矩陣為(d+1)×n階矩陣，編號大于或等于s的所述子矩陣為d×n階矩陣。