[發明專利]一種基于FPGA的圖形并發傳輸系統及方法

在審

• 申請號: 201811094874.2
• 申請日: 2018-09-19
• 公開（公告）號: CN109300081A
• 公開（公告）日: 2019-02-01
• 發明（設計）人: 徐培力;袁浩;許建平
• 申請（專利權）人: 中國船舶重工集團公司第七0九研究所
• 主分類號: G06T1/20
• 分類號: G06T1/20;G06F13/16
• 代理公司: 武漢河山金堂專利事務所(普通合伙) 42212
• 代理人: 胡清堂;陳懿

本發明提供的一種基于FPGA的圖形并發傳輸系統及方法，所述系統FPGA主控板通過USB接口接收特定格式的圖形數據，圖形數據來源于上位機，FPGA主控板在接收到正確的圖形數據后對圖形數據進行解析，并將圖形數據存放至FPGA主控板的DDR的特定位置，在FPGA主控板中，利用FPGA的可擴展性和并行性，通過多路AXI DMA將圖形數據并發傳輸至由多個OLED顯示設備組成的顯示陣列中，本方法利用了FPGA的可擴展性和并發性，在微觀上解決了多路圖形的并發傳輸的問題。

技術領域

本發明涉及圖形圖像傳輸技術領域，具體涉及一種基于FPGA的圖形并發傳輸系統及方法。

背景技術

FPGA(field programmable gate array,現場可編成邏輯陣列)，作為一種可擴展性的原型設計和驗證平臺，成為了實現圖形圖像并發傳輸的理想平臺。在某些領域，如艦船電子、航空電子等對實時性、并發性有較高要求的系統中，FPGA可以很好地在微觀上實現數據的并發傳輸。

發明內容

有鑒于此，本發明提供一種基于FPGA的圖形并發傳輸系統及方法，在微觀上實現圖形的并發傳輸，以便于提高圖形的傳輸效率。

為實現上述目的，本發明公開一種基于FPGA的圖形并發傳輸系統，所述系統包括FPGA主控板1、與FPGA主控板1電連接的上位機2、與FPGA主控板1電連接的OLED顯示陣列模塊3。

在上述技術方案中，所述FPGA主控板1上設有與其電連接的ARM處理器10、USB接口11和AXI DMA圖形數據傳輸通道12，所述FPGA主控板1上還設有與其電連接的DDR存儲模塊13以及Flash存儲器模塊14。

在上述技術方案中，所述上位機2通過USB接口11與FPGA主控板1電連接，所述FPGA主控板1通過內設的AXI DMA圖形數據傳輸通道12接口與OLED顯示陣列模塊3電連接進行傳輸通訊。

本發明還公開一種基于FPGA的圖形并發傳輸方法，所述方法包括以下步驟：

S1、上位機通過USB接口將封裝的圖形數據傳輸至FPGA主控板；

S2、FPGA主控板接收圖形數據并解析后，將數據存放至DDR存儲模塊；

S3、FPGA主控板配置AXI DMA圖形數據傳輸通道后，由所述AXI DMA圖形數據傳輸通道將圖形數據并行傳輸至OLED顯示陣列模塊。

在上述技術方案中，上位機傳輸的圖形數據的格式為特定RGB565格式。

在上述技術方案中，所述FPGA主控板配置多路AXIDMA圖形數據傳輸通道。

在上述技術方案中，所述OLED顯示陣列模塊的每一個OLED顯示陣列均對應著一路AXI DMA圖形數據傳輸通道，每一路AXI DMA圖形數據傳輸通道彼此獨立。

本發明一種基于FPGA的圖形并發傳輸系統及方法，具有以下有益效果：本系統運用FPGA的可擴展性和并發性，在微觀上解決了多路圖形的并發傳輸的問題，提高圖形的傳輸效率。

附圖說明

圖1為本發明一種基于FPGA的圖形并發傳輸系統模塊圖；

圖2為本發明一種基于FPGA的圖形并發傳輸方法流程圖；

圖3為本發明實施例基于FPGA的圖形并發傳輸方法流程圖；

附圖說明：1-FPGA主控板，2-上位機，3-OLED顯示陣列模塊，10-ARM處理器，11-USB接口，12-AXI DMA圖形數據傳輸通道，13-DDR存儲模塊，14-Flash存儲器模塊14。

具體實施方式