[發明專利]一種集成電路良品檢測系統及方法

有效

• 申請號: 201811087580.7
• 申請日: 2018-09-18
• 公開（公告）號: CN109283451B
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 高敏;沈欣;林媛;潘泰松
• 申請（專利權）人: 電子科技大學
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于芯片測試技術領域，具體提供一種集成電路良品檢測的系統及方法，用于實現多芯片的智能測試。本發明包括控制裝置、顯示裝置、譯碼器及若干個待測芯片；顯示裝置連接控制轉置、用于顯示檢測結果；若干個待測芯片的片選信號端口通過譯碼器連接控制裝置，且每個待測芯片的時鐘接口與數據傳輸接口均對應連接于控制裝置相同接口。本發明采用待測芯片時鐘接口與數據傳輸接口的復用技術，匹配待測芯片CS端的譯碼器實現控制裝置n個io口對2ⁿ個待測芯片進行控制，有效克服了多芯片測試中需要大量IO口的問題；同時優化測試流程，大大縮短了測試時間，有效提高測試效率；即高效率、低成本的多芯片智能測試。

技術領域

本發明屬于芯片測試技術領域，涉及一種智能高效多芯片少通道的測試系統及方法，具體為一種集成電路良品檢測的系統及方法。

技術背景

flash存儲器被用于電腦和電子設備、汽車、物聯網、無人機、智能家居和其他一些設備，這些應用使得flash最求更高的傳輸速度和更低的功耗；flash的接口從SPI擴展到OPI(Octal SPI)，通過增加串行nor flash的數據傳輸通道，并支持single、dual、quad或者octal I/O接口；由于Octal SPI用于傳輸數據的IO由SPI的2個增加到8個，傳輸數據速度增加的同時，以往的測試中也需要占用大量的IO口。

傳統的芯片測試是需要人工操控，尤其是實驗室測試階段對SPI接口的芯片的測試，需要人工給予指令；近十幾年來.隨著智能控制方法和技術的發展，智能控制迅速走向各種專業領域，應用于各類復雜被控對象的控制問題，如工業過程控制系統、機器人系統、現代生產制造系統、交通控制系統等。智能控制是由智能機器自主地實現其目標的過程，自主地或與人交互地執行人類規定的任務的一種機器，所以在測試領域也需要一種能釋放人力的智能測試系統。

DFT技術是將一些特殊結構在設計階段植入電路，以便設計完成后進行測試；通過添加可測試性設計結構，例如掃描鏈，BIST(build-in-self-test)等，內部信號可以暴露給電路外部；如：BIST測試技術廣泛應用于半導體工業，存儲器中使用的BIST技術包括在電路中植入測試圖形發生電路、時序電路、模式選擇電路和調試測試電路，然而將BIST植入芯片中會占用額外的電路面積，額外的引腳，增加芯片成本，可能存在測試盲點。

ATE(Automatic Test Equipment)是根據客戶的測試要求、圖紙及參考方案，采用MCU、PLC、PC基于VB、VC開發平臺，利用Test StandLabVIEW和JTAG/Boundary Scan等技術開發、設計各類自動化測試設備；ATE測試成本極高，而且要和測試廠協商測試項，增加減少測試項極其不便。

發明內容

本發明的目的在于提供一種集成電路良品檢測的系統及方法，用于實現多芯片的智能測試，且測試效率高、測試成本低。

為實現上述目的，本發明采用的技術方案為：

一種集成電路良品檢測的系統，包括控制裝置、顯示裝置、譯碼器及若干個待測芯片；其特征在于，所述顯示裝置連接控制轉置、用于顯示檢測結果；所述若干個待測芯片的片選信號端口通過譯碼器連接控制裝置，且每個待測芯片的時鐘接口與數據傳輸接口均對應連接于控制裝置相同接口。

進一步的，所述控制裝置包括指令測試模塊、監控模塊、存儲模塊及數據處理模塊，其中，所述存儲模塊用于存儲指令集及測試數據，所述指令發送模塊用于發送片選信號和測試指令，所述監控模塊用于實現測試芯片是否完成Erase指令的判定及系統測試狀態監控。

一種集成電路良品檢測的方法，包括以下步驟；

步驟1.控制裝置中指令發送模塊發送片選信號，選中第一待測試芯片；