[發(fā)明專利]一種集成電路良品檢測(cè)系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811087580.7
• 申請(qǐng)日: 2018-09-18
• 公開（公告）號(hào): CN109283451B
• 公開（公告）日: 2020-12-29
• 發(fā)明（設(shè)計(jì)）人: 高敏;沈欣;林媛;潘泰松
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 電子科技大學(xué)專利中心 51203
• 代理人: 甘茂

1.一種集成電路良品檢測(cè)系統(tǒng)，包括控制裝置、顯示裝置、譯碼器及若干個(gè)待測(cè)芯片；其特征在于，所述顯示裝置連接控制轉(zhuǎn)置、用于顯示檢測(cè)結(jié)果；所述若干個(gè)待測(cè)芯片的片選信號(hào)端口通過譯碼器連接控制裝置，且每個(gè)待測(cè)芯片的時(shí)鐘接口與數(shù)據(jù)傳輸接口均對(duì)應(yīng)連接于控制裝置相同接口；所述控制裝置包括指令測(cè)試模塊、監(jiān)控模塊、存儲(chǔ)模塊及數(shù)據(jù)處理模塊，其中，所述存儲(chǔ)模塊用于存儲(chǔ)指令集及測(cè)試數(shù)據(jù)，所述指令發(fā)送模塊用于發(fā)送片選信號(hào)和測(cè)試指令，所述監(jiān)控模塊用于實(shí)現(xiàn)測(cè)試芯片是否完成Erase指令的判定及系統(tǒng)測(cè)試狀態(tài)監(jiān)控；所述系統(tǒng)的檢測(cè)過程包括以下步驟；

步驟1.控制裝置中指令發(fā)送模塊發(fā)送片選信號(hào)，選中第一待測(cè)試芯片；

步驟2.指令發(fā)送模塊發(fā)送READ指令，當(dāng)前待測(cè)試芯片接收并執(zhí)行指令后返回相應(yīng)地址數(shù)據(jù)到控制裝置中存儲(chǔ)模塊，并由數(shù)據(jù)處理模塊統(tǒng)計(jì)返回?cái)?shù)據(jù)中“1”的占比，標(biāo)記為初始良率并存儲(chǔ)至存儲(chǔ)模塊；

步驟3.指令發(fā)送模塊發(fā)送Program指令，當(dāng)前待測(cè)試芯片接收并執(zhí)行指令，然后，指令發(fā)送模塊發(fā)送READ指令，當(dāng)前待測(cè)試芯片接收并執(zhí)行指令后返回相應(yīng)地址數(shù)據(jù)到控制裝置中存儲(chǔ)模塊，并由數(shù)據(jù)處理模塊統(tǒng)計(jì)返回?cái)?shù)據(jù)中“0”的占比，標(biāo)記為編程良率并存儲(chǔ)至存儲(chǔ)模塊；

步驟4.指令發(fā)送模塊發(fā)送Erase指令，當(dāng)前待測(cè)試芯片接收并執(zhí)行指令；

步驟5.指令發(fā)送模塊發(fā)送片選信號(hào)，選中下一待測(cè)試芯片，重復(fù)步驟2～4；

步驟6.重復(fù)步驟5，直至最后一個(gè)待測(cè)芯片；

步驟7.控制裝置中指令發(fā)送模塊發(fā)送片選信號(hào)，選中第一待測(cè)試芯片；

步驟8.控制裝置中監(jiān)控模塊判斷當(dāng)前待測(cè)試芯片是否完成Erase指令，若是、則進(jìn)行步驟9，若否、則等待當(dāng)前待測(cè)試芯片完成Erase指令后進(jìn)行步驟9；

步驟9.指令發(fā)送模塊發(fā)送READ指令，當(dāng)前待測(cè)試芯片接收并執(zhí)行指令后返回相應(yīng)地址數(shù)據(jù)到控制裝置中存儲(chǔ)模塊，并由數(shù)據(jù)處理模塊統(tǒng)計(jì)返回?cái)?shù)據(jù)中“1”的占比，標(biāo)記為擦除良率并存儲(chǔ)至存儲(chǔ)模塊；

步驟10.指令發(fā)送模塊發(fā)送片選信號(hào)，選中下一待測(cè)試芯片，重復(fù)步驟8～9，直至最后一個(gè)待測(cè)芯片，完成檢測(cè)；

步驟11.控制裝置中數(shù)據(jù)處理模塊根據(jù)待測(cè)芯片初始良率、編程良率與擦除良率對(duì)待測(cè)芯片進(jìn)行等級(jí)劃分，并輸出結(jié)果至顯示裝置。