[發明專利]深硅刻蝕方法、深硅槽結構及半導體器件

有效

• 申請號: 201811087025.4
• 申請日: 2018-09-18
• 公開（公告）號: CN110534425B
• 公開（公告）日: 2022-09-16
• 發明（設計）人: 林源為
• 申請（專利權）人: 北京北方華創微電子裝備有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065
• 代理公司: 北京思創畢升專利事務所 11218
• 代理人: 孫向民;廉莉莉

本發明公開了一種深硅刻蝕方法、深硅槽結極及半導體器件。該方法包括：步驟1、向反應腔室內輸入沉積氣體，啟輝進行沉積；步驟2、開始通入刻蝕氣體，以下電極功率P_起始進行物理轟擊；步驟3、對基片進行化學刻蝕；步驟4、判斷當前循環次數是否達到總循環次數，是則結束工藝，否則循環執行所述步驟1至所述步驟3，其中，在循環次數達到初始循環次數之后，將當前沉積時間增大，和/或將當前下電極功率增大；在執行所述步驟3時，保持刻蝕時間不變。本發明通過沉積步中沉積時間的遞進以及物理轟擊步中下電極功率的遞進，能夠制造出深度較深、垂直度較高并且底部圓角較小的深硅槽結構，這種深硅槽結構有利于器件加工，能夠提高產品良率。

技術領域

本發明涉及半導體集成電路或者分立器件制造領域，具體地，涉及一種深硅刻蝕方法、深硅槽結構及半導體器件。

背景技術

在微電子領域，深硅刻蝕是器件加工過程中的一項重要工藝。如在晶體管中刻蝕溝槽柵可以抑制器件的短溝道效應、解決溝道電子散射引起的遷移率降低等問題，又如在晶體管中刻蝕超級結可以有效降低導通電阻和提升器件開關速率，再如在先進封裝中刻蝕硅通孔(Through Silicon Vias，TSV)結構可以提升器件性能、降低功耗和減小器件體積。

由于深硅刻蝕具有較大的深寬比，傳統濕法刻蝕工藝無法實現，必須采用干法刻蝕工藝。干法刻蝕是一種基于低溫等離子體進行刻蝕的技術，其過程中同時伴隨物理轟擊和化學反應。由于化學反應是一種各向同性的刻蝕過程，該工藝的底部形貌將呈現圓弧形，即出現底部圓角。這種底部圓角在器件設計時應予以避免，如TSV工藝中若出現底部圓角則會增加器件導通電阻甚至引起器件開路異常。

傳統深硅刻蝕(BOSCH)工藝，采用刻蝕停止層的方法，在刻蝕達到終點后繼續發生橫向刻蝕以減小底部圓角，刻蝕結果如圖1a和1b所示。但該方法中的橫向刻蝕較難掌控，一旦過刻將產生橫向鉆蝕的異常形貌，如圖1c所示。

公開于本發明背景技術部分的信息僅僅旨在加深對本發明的一般背景技術的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域技術人員所公知的現有技術。

發明內容

為了解決現有技術中的上述技術問題，本發明提出了一種深硅刻蝕方法、深硅槽結構及包含該深硅槽結構的半導體器件，該方法所刻蝕的深硅槽結構具有高垂直度以及高深寬比。

根據本發明的一方面，提了一種深硅槽刻蝕方法，包括：

步驟1、向反應腔室內輸入沉積氣體，啟輝進行沉積，沉積時間為t_起始；

步驟2、停止輸入沉積氣體，開始通入刻蝕氣體，以下電極功率P_起始進行物理轟擊；

步驟3、持續通入刻蝕氣體，對基片進行化學刻蝕，在刻蝕時間t_刻蝕后停止通入刻蝕氣體；

步驟4、判斷當前循環次數是否達到總循環次數，是則結束工藝，否則循環執行所述步驟1至所述步驟3，其中，在循環次數達到初始循環次數之后，在執行所述步驟1時，將當前沉積時間在上一次執行的沉積時間的基礎上增大，和/或在執行所述步驟2時，將當前下電極功率在上一次執行的下電極功率的基礎上增大；在執行所述步驟3時，保持刻蝕時間不變。

優選地，在循環次數達到初始循環次數之后，在執行所述步驟1時，將當前沉積時間在上一次執行的沉積時間的基礎上增大第一預設值，和/或在執行所述步驟2時，將當前下電極功率在上一次執行的下電極功率的基礎上增大第二預設值。

優選地，所述第一預設值根據所述沉積時間t_起始、預設終止沉積時間t_終止以及預設總循環次數n_總之間的預設關系計算獲得；