[發明專利]陣列基板及其制作方法

在審

• 申請號: 201811084408.6
• 申請日: 2018-09-18
• 公開（公告）號: CN109148366A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 陳彩琴
• 申請（專利權）人: 武漢華星光電半導體顯示技術有限公司
• 主分類號: H01L21/77
• 分類號: H01L21/77;H01L27/12
• 代理公司: 深圳翼盛智成知識產權事務所(普通合伙) 44300
• 代理人: 黃威

本申請提出了一種陣列基板及其制作方法，所述制作方法為通過對所述有源層進行一次離子摻雜，利用特定工藝使經過摻雜的所述有源層形成第一摻雜區和第二摻雜區。本申請通過在現有工藝以及未增加光罩的基礎上，在AMOLED中增加PMOS的LDD結構，有效的降低了面板陣列制造過程中的周期，節省了制作成本。

技術領域

本申請涉及顯示領域，特別涉及一種陣列基板及其制作方法。

背景技術

低溫多晶硅(Low temperature poly-silicon，LTPS)，由于其具有高的電子遷移率，可以有效的減小薄膜晶體管(Thin Film Transistor，TFT)的器件的面積，進而提升像素的開口率，增大面板顯示亮度的同時可以降低整體的功耗，使得面板的制造成本大幅度降低，目前已成為液晶顯示領域炙手可熱的技術。

在傳統LTPS LCD中，常常采用互補金屬氧化物半導體(CMOS)器件來組成面板驅動電路的基本單元；而為了平衡NMOS和PMOS的器件特性，往往只在NMOS器件中制作低摻雜漏區(Lightly Doped Drain，LDD)結構。現有技術中，AMOLED常采用PMOS結構，像素采用補償Vth的PMOS器件結構，結構復雜，對漏電流要求更高；故而，若能在節省結構復雜程度的基礎上，增加PMOS的LDD結構，對AMOLED光學性能具有較大的提升。

但是LTPS工藝復雜，在陣列工藝中，基板陣列成膜的的層別較多，需要較多的光罩數量。而在AMOLED中增加PMOS的LDD結構，將導致增加更多的光罩數量，使得產品制作產能時間增長，增加了光照成本以及運營成本。

發明內容

本申請提供一種陣列基板及其制作方法，以解決在AMOLED中增加PMOS的LDD結構工藝復雜的技術問題。

為解決上述問題，本申請提供的技術方案如下：

本申請提供一種陣列基板的制作方法，包括步驟：

S101、提供一基板；

S102、在所述基板上依次形成緩沖層、有源層、第一絕緣層、第一金屬層、第二絕緣層、第二金屬層以及第三絕緣層，

其中，所述第二金屬層的面積大于所述第一金屬層的面積；

S103、對部分所述有源層進行離子摻雜，使部分所述有源層形成第一摻雜區，利用預定工藝對所述第一摻雜區進行處理，使部分所述有源層形成第二摻雜區；

S104、在所述第三絕緣層上形成源漏極。

在本申請的制作方法中，所述S103包括步驟：

S10311、利用第二金屬層和第一金屬層作為隔檔層，對部分所述有源層進行離子摻雜，使部分所述有源層形成第一摻雜區；

S10312、利用預定工藝對所述第一摻雜區進行處理，使所述第一摻雜區的部分離子向所述第一摻雜區的四周擴散，使部分所述有源層形成第二摻雜區，

其中，所述第一摻雜區的離子濃度大于所述第二摻雜區的離子濃度。

在本申請制作方法中，所述第二摻雜區包圍所述第一摻雜區。

在本申請的制作方法中，所述第二摻雜區的面積大于或等于所述第二金屬層的面積與所述第一金屬層的面積的差值。

根據本申請一優選實施例，所述S103包括步驟：

S10321、在所述第三絕緣層上形成過孔，

其中，所述過孔貫穿所述第三絕緣層、第二絕緣層以及部分第一絕緣層，使部分所述有源層在所述過孔處裸露；

S10322、對所述有源層裸露的部分進行離子摻雜，以使部分所述有源層形成所述第一摻雜區；