[發明專利]一種射頻功率放大器中晶體管S參數提取方法

在審

• 申請號: 201811076826.0
• 申請日: 2018-09-14
• 公開（公告）號: CN110907784A
• 公開（公告）日: 2020-03-24
• 發明（設計）人: 馬建國;楊闖;周紹華;楊自凱;趙升
• 申請（專利權）人: 天津大學青島海洋技術研究院
• 主分類號: G01R31/26
• 分類號: G01R31/26;G06F17/16
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種射頻功率放大器中晶體管S參數提取方法，首次應用微波網絡理論，去除射頻功率放大器中晶體管外圍電路影響，進而獲取晶體管的S參數，為晶體管建模提供寶貴的數據，這種方法可以為提取工作在功率放大器中晶體管的可靠性建模提供有效的實驗數據。

技術領域

本發明涉及射頻晶體管S參數提取領域，尤其涉及一種射頻功率放大器中晶體管S參數提取方法。

背景技術

晶體管作為射頻電路的核心器件，其可靠性問題得到廣泛關注[1]，[2]。研究表明，應力實驗是研究晶體管可靠性的重要手段[3]。大多數應力實驗是升高晶體管的供電電壓以加速晶體管退化的物理效應，如加速熱載流子注入效應（HCI）、負偏壓溫度不穩定效應（NBTI）和與時間相關的擊穿效應（TDDB）等，獲得退化后晶體管的參數。目前，已有研究人員應用這種應力實驗獲取退化后晶體管的S參數，并提取其退化后的射頻小信號模型[4]。但這種模型參數提取結果不具有指導射頻功率放大器設計的功能。原因是：射頻輸入功率會影響晶體管的性能退化[5]，而已有研究的模型并沒有考慮射頻功率的影響。除此之外，不同類型的射頻功率放大器，其輸出電壓波形不同，且輸出等效電壓值極大，如E類射頻功率放大器的輸出電壓大于3.5倍漏極直流供電電壓，同樣會影響晶體管的性能退化。因此，為了指導射頻功率放大器可靠性設計，需要考慮射頻信號的影響。

為了解決該問題，需要將晶體管放在功率放大器中，模擬晶體管的實際工作情況。但是，為了得到晶體管的射頻模型，必須去除晶體管的外圍匹配電路，獲得晶體管管腳作為參考面的S參數。

【參考文獻】

[1] Xiao E, Yuan J S, Yang H. CMOS RF and DC reliability subject to hotcarrier stress and oxide soft breakdown[J]. IEEE Transactions on Device andMaterials Reliability, 2004, 4(1): 92-98.

[2] Ruzzarin M, Meneghini M, Barbato A, et al. Degradation mechanisms ofGaN HEMTs with p-type gate under forward gate bias overstress[J]. IEEETransactions on Electron Devices, 2018, 65(7): 2778-2783.

[3] Tyaginov S, Jech M, Franco J, et al. Understanding and modeling thetemperature behavior of hot-carrier degradation in SiON nMOSFETs[J]. IEEEElectron Device Letters, 2016, 37(1): 84-87.

[4] Zarate-Rincon F, García-García D, Vega-González V H, et al.Characterization of hot-carrier-induced RF-MOSFET degradation at differentbulk biasing conditions from S-parameters[J]. IEEE Transactions on MicrowaveTheory and Techniques, 2016, 64(1): 125-132.