[發明專利]一種基于公鑰加密算法的模乘裝置及協處理器

有效

• 申請號: 201811058617.3
• 申請日: 2018-09-11
• 公開（公告）號: CN109271137B
• 公開（公告）日: 2020-06-02
• 發明（設計）人: 羅禹銘;羅禹城
• 申請（專利權）人: 網御安全技術（深圳）有限公司
• 主分類號: G06F7/72
• 分類號: G06F7/72;H04L9/30
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 王永文;朱陽波

本發明公開了一種基于公鑰加密算法的模乘裝置及協處理器，其模乘裝置包括運算模塊、模約減模塊、四個存儲器以及先進先出寄存器。本發明旨在利用有限個邏輯資源，改進現有的可擴展高基蒙哥馬利模乘算法的基礎，以基為16的蒙哥馬利模乘器實現1024位的公鑰加密算法以及高速RSA加解密等的即插即用，降低硬件開銷的同時，提高模乘運算速度和效率，優化性能，方便用戶。

技術領域

本發明涉及信息安全技術領域，具體涉及一種基于公鑰加密算法的模乘裝置及協處理器。

背景技術

RSA（公鑰加密算法）是由羅納德·李維斯特（Ron Rivest）、阿迪·薩莫爾（AdiShamir）和倫納德·阿德曼（Leonard Adleman）一起提出，RSA就是他們三人姓氏開頭字母拼在一起組成的，RSA公約密鑰算法是公鑰密碼體系中應用最為廣泛發展最為成熟的一種非對稱加密算法，其基本運算是大整數模乘運算、冪運算，應用于在線支付、個人身份數據、數據下載等身份認證、數字簽名、數字認證等領域。通常會采用硬件實現的蒙哥馬利模乘器進行計算。但現有技術中，隨著密鑰長度（基指數）增大，使得數據處理路徑過長，從而導致數據處理耗時過長、運行主頻低，并且硬件開銷隨基指數的增加而不斷加大，影響平均性能和增加成本。

因此，現有技術還有待于改進和發展。

發明內容

本發明要解決的技術問題在于，針對現有技術的平均性能差、實現頻率低、硬件開銷大的缺陷，提供一種基于公鑰加密算法的模乘裝置及協處理器，旨在可擴展高基蒙哥馬利模乘算法的基礎上，對多字高基蒙哥馬利模乘器加以改進，以基為16的蒙哥馬利模乘器實現1024位的公鑰加密算法算法，提高模乘運算速度，改善現有技術中公鑰加密算法運算平均性能低的缺陷，同時提高了運算時鐘主頻并降低硬件開銷，方便了用戶。

本發明解決技術問題所采用的技術方案如下：

一種基于公鑰加密算法的模乘裝置，所述基于公鑰加密算法的模乘裝置包括：

用于實現公鑰加密算法的循環累加操作的運算模塊；

用于存儲操作數以及實現模約減操作的模約減模塊；

用于存儲乘數的第一存儲器、用于存儲被乘數的第二存儲器、用于存儲模數的第三存儲器、用于存儲運算結果的第四存儲器；及

用于傳遞運算結果的先進先出寄存器；

所述第一存儲器的輸出端、第二存儲器的輸出端、第三存儲器的輸出端以及先進先出寄存器的輸出端均連接所述運算模塊的輸入端，所述運算模塊的輸出端分別連接所述先進先出寄存器的輸入端和所述模約減模塊的輸入端，所述模約減模塊的輸出端連接所述第四存儲器的輸入端。

所述的基于公鑰加密算法的模乘裝置，其中，所述運算模塊包括依次串聯連接的若干個處理單元，每個所述處理單元的輸入端均連接所述第一存儲器的輸出端，所述第二存儲器與所述第三存儲器的輸出端均連接所述第一個處理單元的輸入端，最后一個處理單元的輸出端分別連接所述模約減模塊的輸入端和先進先出寄存器的輸入端，先進先出寄存器的輸出端連接第一個處理單元的輸入端。

所述的基于公鑰加密算法的模乘裝置，其中，最后一個處理單元輸出的值輸入至第一個處理單元作為被乘數或者作為輸出結果。

所述的基于公鑰加密算法的模乘裝置，其中，每個所述處理單元包括串聯的第一級保留進位加法器和第二級保留進位加法器、若干個多路復用器以及若干寄存器，每個所述寄存器存儲操作數、預計算值以及中間結果，每個所述多路復用器存儲中間結果以及預計算值。

所述的基于公鑰加密算法的模乘裝置，其中，第一存儲器輸出的N位乘數經過第一級保留進位加法器相加，最低位由上一處理單元的進位值填滿；第一級保留進位加法器的輸出除最高位進位外和上一處理單元輸入的預計算值，作為第二級保留進位加法器的輸入，其中，1≤N≤16。