[發(fā)明專利]半導(dǎo)體器件

在審

• 申請?zhí)枺?/td>: 201811051364.7
• 申請日: 2018-09-10
• 公開（公告）號(hào): CN110890421A
• 公開（公告）日: 2020-03-17
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請（專利權(quán)）人: 長鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): H01L29/423
• 分類號(hào): H01L29/423
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 智云

本發(fā)明提供了一種半導(dǎo)體器件，襯底中形成有定義出有源區(qū)的溝槽隔離結(jié)構(gòu)，所述襯底上形成有柵電極，所述柵電極位于所述有源區(qū)上并延伸至所述溝槽隔離結(jié)構(gòu)，所述柵電極在所述有源區(qū)及所述溝槽隔離結(jié)構(gòu)的交界處具有凸出部，以使所述柵電極在所述交界處的橫向?qū)挾瘸叽绱笥谒鰱烹姌O位于所述有源區(qū)中心區(qū)域上的橫向?qū)挾瘸叽纾M(jìn)而增加了所述交界處的溝道區(qū)域的長度，降低了導(dǎo)通電流，能夠抑制溝槽隔離結(jié)構(gòu)俘獲電子所帶來的效應(yīng)，從而提升器件的性能，且所述凸出部的橫向?qū)挾瘸叽鐝乃鼋唤缣幫鲇性磪^(qū)中心的方向逐漸減小，在增加所述交界處的溝道區(qū)域的長度的同時(shí)，導(dǎo)通電流不至于下降的太多，從而對器件的導(dǎo)通性能影響較小。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件。

背景技術(shù)

傳統(tǒng)的MOS晶體管通常采用平面柵結(jié)構(gòu)，其晶體管的柵極結(jié)構(gòu)與溝槽隔離結(jié)構(gòu)具有交叉部分，但是由于晶體管在工作時(shí)，電子從源區(qū)遷移至漏區(qū)，而由于溝槽隔離結(jié)構(gòu)也具有俘獲高能電子的能力，從而器件產(chǎn)生“扭結(jié)”效應(yīng)(“kink”effect)、雙峰I-V曲線或熱電子誘導(dǎo)穿通效應(yīng)(hot electron induced punch-through，HEIP)等，導(dǎo)致器件的性能下降。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種半導(dǎo)體器件，以解決由溝槽隔離結(jié)構(gòu)導(dǎo)致的器件的性能下降等問題。

為了達(dá)到上述目的，本發(fā)明提供了一種半導(dǎo)體器件，包括：

襯底，所述襯底中形成有若干溝槽隔離結(jié)構(gòu)，所述溝槽隔離結(jié)構(gòu)定義出有源區(qū)；以及，

柵電極，形成于所述有源區(qū)上并延伸至所述溝槽隔離結(jié)構(gòu)，其中，所述柵電極在所述有源區(qū)及所述溝槽隔離結(jié)構(gòu)的交界處具有橫向凸出的凸出部，所述凸出部的橫向凸出方向垂直于所述柵電極的延伸方向，以使所述柵電極在所述交界處的橫向?qū)挾瘸叽绱笥谒鰱烹姌O位于所述有源區(qū)中間區(qū)域的橫向?qū)挾瘸叽纾宜鐾钩霾康臋M向?qū)挾瘸叽鐝乃鼋唤缣幫鲇性磪^(qū)中心的方向逐漸減小。

可選的，所述有源區(qū)中形成有源區(qū)和漏區(qū)，并且所述源區(qū)和所述漏區(qū)在平行于所述柵電極的延伸方向上均擴(kuò)展至所述有源區(qū)的邊界，所述柵電極位于所述源區(qū)和所述漏區(qū)之間以構(gòu)成一晶體管，所述晶體管在所述有源區(qū)靠近所述交界處的溝道區(qū)域的長度大于所述晶體管在所述有源區(qū)中間區(qū)域的溝道區(qū)域的長度，且所述晶體管在所述有源區(qū)靠近所述交界處的溝道區(qū)域的長度從所述交界處往有源區(qū)中心的方向逐漸減小。

可選的，所述凸出部在所述交界處還分別往所述有源區(qū)中和所述溝槽隔離結(jié)構(gòu)中延伸，以使所述凸出部部分位于所述有源區(qū)上，另一部分位于所述溝槽隔離結(jié)構(gòu)上。

可選的，所述凸出部的側(cè)壁呈傾斜狀或臺(tái)階狀。

可選的，所述凸出部的側(cè)壁形成2-5級(jí)臺(tái)階。

可選的，所述凸出部在平行于所述柵電極的延伸方向上的寬度尺寸介于30nm-140nm。

可選的，所述凸出部的橫向?qū)挾瘸叽缃橛?0nm-100nm。

可選的，所述半導(dǎo)體器件應(yīng)用于集成電路存儲(chǔ)器中，所述集成電路存儲(chǔ)器包括若干晶體管。

在本發(fā)明提供的半導(dǎo)體器件中，包括襯底，所述襯底中形成有定義出有源區(qū)的溝槽隔離結(jié)構(gòu)，所述襯底上形成有柵電極，所述柵電極位于所述有源區(qū)上并延伸至所述溝槽隔離結(jié)構(gòu)，所述柵電極在所述有源區(qū)及所述溝槽隔離結(jié)構(gòu)的交界處具有凸出部，以使所述柵電極在所述交界處的橫向?qū)挾瘸叽绱笥谒鰱烹姌O位于所述有源區(qū)中心區(qū)域上的橫向?qū)挾瘸叽纾M(jìn)而增加了所述交界處的溝道區(qū)域的長度，降低了導(dǎo)通電流，能夠抑制溝槽隔離結(jié)構(gòu)俘獲電子的能力，從而提升器件的性能，且所述凸出部的橫向?qū)挾瘸叽鐝乃鼋唤缣幫鲇性磪^(qū)中心的方向逐漸減小，在增加所述交界處的溝道區(qū)域的長度的同時(shí)，導(dǎo)通電流不至于下降的太多，從而對器件的導(dǎo)通性能影響較小。

附圖說明