[發明專利]嵌入式磁阻式隨機存取存儲器的制造方法

有效

• 申請號: 201811050528.4
• 申請日: 2018-09-07
• 公開（公告）號: CN110890461B
• 公開（公告）日: 2023-05-02
• 發明（設計）人: 洪慶文;李昆儒
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H10N50/01
• 分類號: H10N50/01;H10B61/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種嵌入式磁阻式隨機存取存儲器的制造方法，包括以下步驟。在基底結構上形成存儲單元堆疊結構。存儲單元堆疊結構包括第一電極、第二電極與磁性隧穿接面結構。形成覆蓋存儲單元堆疊結構的第一介電層。在第一介電層上形成金屬氮化物層。在金屬氮化物層上形成第二介電層。以金屬氮化物層作為終止層，對第二介電層進行第一化學機械研磨制作工藝，以暴露出金屬氮化物層。進行回蝕刻制作工藝，以完全移除金屬氮化物層，且暴露出第一介電層。進行第二化學機械研磨制作工藝，以暴露出第二電極。上述制造方法可具有較佳的平坦化效果。

技術領域

本發明涉及一種半導體結構的制造方法，且特別涉及一種嵌入式磁阻式隨機存取存儲器(embedded?magnetoresistive?random?access?memory，eMRAM)的制造方法。

背景技術

在物聯網(internet?of?things，IOT)終端設備所使用的芯片可包含許多不同功能的元件區塊，如嵌入式存儲器區、邏輯元件區(logic?device?region)、射頻元件區(RFdevice?region)與靜態隨機存取存儲器區(static?random?access?memory(SRAM)region)等。

在使用嵌入式磁阻式隨機存取存儲器作為芯片中的嵌入式存儲器的情況下，由于會在嵌入式存儲器區中形成嵌入式磁阻式隨機存取存儲器的存儲單元堆疊結構，加上嵌入式存儲器區在芯片上所占的面積較小，因此后續形成于上述存儲單元堆疊結構上的介電層會在嵌入式存儲器區與其他區域之間形成較大的階段高度差(step?height)。如此一來，在通過化學機械研磨法對上述介電層進行平坦化之后，會產生嚴重的碟狀凹陷(dishing)，而損及平坦化效果。

發明內容

本發明提供一種嵌入式磁阻式隨機存取存儲器的制造方法，其可具有較佳的平坦化效果。

本發明提出一種嵌入式磁阻式隨機存取存儲器的制造方法，包括以下步驟。在基底結構上形成存儲單元堆疊結構。存儲單元堆疊結構包括第一電極、第二電極與磁性隧穿接面(magnetic?tunnel?junction，MJT)結構。第一電極位于基底結構上。第二電極位于第一電極上。磁性隧穿接面結構位于第一電極與第二電極之間。形成覆蓋存儲單元堆疊結構的第一介電層。在第一介電層上形成金屬氮化物層。在金屬氮化物層上形成第二介電層。以金屬氮化物層作為終止層，對第二介電層進行第一化學機械研磨制作工藝，以暴露出金屬氮化物層。進行回蝕刻制作工藝，以完全移除金屬氮化物層，且暴露出第一介電層。進行第二化學機械研磨制作工藝，以暴露出第二電極。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，回蝕刻制作工藝例如是無選擇比的干式蝕刻制作工藝。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，存儲單元堆疊結構還可包括晶種層(seed?layer)。晶種層位于第一電極與磁性隧穿接面結構之間。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，存儲單元堆疊結構還可包括阻障層。位于第一電極與基底結構之間。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，還可包括在形成第一介電層之前，形成覆蓋存儲單元堆疊結構的保護層。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，第一介電層的介電常數與第二介電層的介電常數可為不同。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，第一介電層的介電常數與第二介電層的介電常數可為相同。

依照本發明的一實施例所述，在上述的嵌入式磁阻式隨機存取存儲器的制造方法中，第一介電層的材料例如是超低介電常數(ultra?low-k，ULK)材料。