[發(fā)明專(zhuān)利]封裝結(jié)構(gòu)

在審

• 申請(qǐng)?zhí)枺?/td>: 201811042915.3
• 申請(qǐng)日: 2018-09-07
• 公開(kāi)（公告）號(hào): CN109768021A
• 公開(kāi)（公告）日: 2019-05-17
• 發(fā)明（設(shè)計(jì)）人: 郭錫瑜;李可益;朱又麟
• 申請(qǐng)（專(zhuān)利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類(lèi)號(hào): H01L23/488
• 分類(lèi)號(hào): H01L23/488
• 代理公司: 南京正聯(lián)知識(shí)產(chǎn)權(quán)代理有限公司 32243
• 代理人: 顧伯興

本發(fā)明實(shí)施例提供一種封裝結(jié)構(gòu)。所述封裝結(jié)構(gòu)包括至少一個(gè)半導(dǎo)體芯片、絕緣包封體及重布線路結(jié)構(gòu)。半導(dǎo)體芯片具有有源表面及分布在有源表面上的多個(gè)連接墊。絕緣包封體包封半導(dǎo)體芯片。重布線路結(jié)構(gòu)設(shè)置在半導(dǎo)體芯片上且具有至少一個(gè)金屬化層，所述至少一個(gè)金屬化層具有多個(gè)金屬段，其中重布線路結(jié)構(gòu)通過(guò)所述至少一個(gè)金屬化層及與所述至少一個(gè)金屬化層電連接的多個(gè)連接墊電連接到半導(dǎo)體芯片。在半導(dǎo)體芯片的有源表面上的垂直投影中，多個(gè)連接墊中任意兩個(gè)最鄰近的連接墊之間的第一間隙的投影位置與所述至少一個(gè)金屬化層的多個(gè)金屬段中任意兩個(gè)最鄰近的金屬段之間的第二間隙的投影位置局部地重疊。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例是有關(guān)于一種封裝結(jié)構(gòu)。

背景技術(shù)

在各種電子應(yīng)用(例如移動(dòng)電話及其他移動(dòng)電子設(shè)備)中使用的半導(dǎo)體裝置及集成電路通常被制造在單個(gè)半導(dǎo)體晶片上。在晶片層級(jí)工藝中，可針對(duì)晶片中的半導(dǎo)體管芯進(jìn)行加工處理，晶片的半導(dǎo)體芯片可與其他半導(dǎo)體器件、半導(dǎo)體芯片、半導(dǎo)體封裝一起加工及封裝。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種封裝結(jié)構(gòu)包括至少一個(gè)半導(dǎo)體芯片、絕緣包封體以及重布線路結(jié)構(gòu)。所述至少一個(gè)半導(dǎo)體芯片具有有源表面及分布在所述有源表面上的多個(gè)連接墊。所述絕緣包封體包封所述至少一個(gè)半導(dǎo)體芯片。所述重布線路結(jié)構(gòu)設(shè)置在所述至少一個(gè)半導(dǎo)體芯片上且具有至少一個(gè)金屬化層，所述至少一個(gè)金屬化層具有多個(gè)金屬段，其中所述重布線路結(jié)構(gòu)通過(guò)所述至少一個(gè)金屬化層及與所述至少一個(gè)金屬化層電連接的所述多個(gè)連接墊電連接到所述至少一個(gè)半導(dǎo)體芯片。其中，在所述至少一個(gè)半導(dǎo)體芯片的所述有源表面上的垂直投影中，所述多個(gè)連接墊中任意兩個(gè)最鄰近的連接墊之間的第一間隙的投影位置與所述至少一個(gè)金屬化層的所述多個(gè)金屬段中任意兩個(gè)最鄰近的金屬段之間的第二間隙的投影位置局部地重疊。

附圖說(shuō)明

結(jié)合附圖閱讀以下詳細(xì)說(shuō)明，會(huì)最佳地理解本發(fā)明實(shí)施例的各個(gè)方面。應(yīng)注意，根據(jù)本行業(yè)中的標(biāo)準(zhǔn)慣例，各種特征并非按比例繪制。事實(shí)上，為論述清晰起見(jiàn)，可任意增大或減小各種特征的尺寸。

圖1是根據(jù)本公開(kāi)一些示例性實(shí)施例的封裝結(jié)構(gòu)的示意性三維側(cè)視圖。

圖2A是根據(jù)本公開(kāi)一些實(shí)施例的封裝結(jié)構(gòu)的一部分的示意性仰視圖(a bottomview)。

圖2B是根據(jù)本公開(kāi)一些實(shí)施例的圖2A所示封裝結(jié)構(gòu)的一部分沿剖面線A-A’的示意性剖視圖。

圖3A是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的重布線路結(jié)構(gòu)的金屬化層的示意性放大俯視圖(a top view)。

圖3B是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的半導(dǎo)體芯片的連接墊的示意性放大俯視圖。

圖3C是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的圖3A所示金屬化層與圖3B所示連接墊之間的相對(duì)定位配置的示意性放大俯視圖。

圖4A是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的重布線路結(jié)構(gòu)的金屬化層的示意性放大俯視圖。

圖4B是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的半導(dǎo)體芯片的連接墊的示意性放大俯視圖。

圖4C是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的圖4A所示金屬化層與圖4B所示連接墊之間的相對(duì)定位配置的示意性放大俯視圖。

圖5A是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的重布線路結(jié)構(gòu)的金屬化層的示意性放大俯視圖。

圖5B是示出根據(jù)本公開(kāi)一些示例性實(shí)施例的由虛線框B1指示的圖2A所示封裝結(jié)構(gòu)的半導(dǎo)體芯片的連接墊的示意性放大俯視圖。