[發明專利]狹縫結構及其制備方法、半導體存儲器件及制備方法

在審

• 申請號: 201811035859.0
• 申請日: 2018-09-06
• 公開（公告）號: CN110890312A
• 公開（公告）日: 2020-03-17
• 發明（設計）人: 高瑋
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/423;H01L27/115
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

本發明提供一種狹縫結構及其制備方法以及半導體存儲器件及制備方法，本發明的狹縫結構制備方法通過間隔層覆蓋第一溝槽側壁和底部，在第一溝槽內形成溝槽寬度較第一溝槽寬度縮小的第二溝槽，通過對覆蓋第一溝槽側壁和底部、以及覆蓋光刻膠層的間隔層進行改性，使得該間隔層不同區域具有不同的分子結構，利用不同分子結構的材質的刻蝕速率的差異，實現對該間隔層進行蝕刻，最終得到完整的狹縫結構。本發明能夠形成深寬比介于1：500~500：1的狹縫結構，可形成低于極限分辨率的微型孔狀結構或微型溝槽，并且能夠根據注入的離子的類型和濃度控制狹縫結構的尺寸。因此，能夠在保證半導體器件性能的同時縮小器件尺寸，有利于器件的集成化。

技術領域

本發明涉及集成電路制造領域，具體涉及一種半導體器件狹縫結構及其制備方法以及一種半導體存儲器件及其制備方法。

背景技術

隨著集成電路技術的不斷發展，集成電路的尺寸也越來越小。在集成電路基片上形成圖形的方法一般是，首先，如圖1-2所示，經由光刻工藝將圖案從掩模104轉印到光刻膠103；其次，如圖3-4所示，再經由刻蝕工藝通過帶有圖案的光刻膠103將圖案轉印到集成電路的基片101上，具體地，轉印到基片101的半導體層102上。在集成電路圖形制程中，狹縫的成型顯然要比在晶圓上形成細線等其它圖案要困難許多，因為對于常規光刻工藝而言，如圖5所示，若使用具有較小尺寸的狹縫圖形的光罩504會使得光刻光束經過光罩后衍射角變大，導致光刻光束無法聚焦在光刻膠503上，也就無法聚焦在基片501上，因此無法在基片501的半導體層502上形成圖6所示的光刻圖形。

目前，微小尺寸的圖形(例如狹縫)常用的技術是RELACS(resolutionenhancement lithography assisted by chemical shrink，分辨率增強光刻輔助化學收縮)技術，該技術首先利用水溶性的化學收縮試劑RELACS，涂在曝光完成的光刻圖形上，然后借由混合烘焙讓光刻膠中的光酸分子因受熱而產生擴散運動并進入到RELACS試劑中，催化RELACS試劑，讓RELACS試劑中的高分子與交鏈分子產生交鏈反應，使得光刻膠表面形成新的一層不溶于水的交鏈層而達到使得溝槽寬度收縮的目的。然而這一方法的缺點是收縮的寬度固定，只能使溝槽的寬度收縮約20-30nm，無法實現對狹縫尺寸的自由控制。

另外一種常用技術是光刻后在溝槽和光刻膠上形成一層間隔層，使溝槽變小形成狹縫，再經由刻蝕形成狹縫圖形。如圖7所示，在光刻膠層703上形成溝槽705；然后，如圖8所示，在光刻膠層703上及溝槽705中形成間隔層704，使得溝槽變小形成狹縫706；然后對間隔層704進行干刻蝕，由于狹縫外的間隔層的刻蝕速率比狹縫內的間隔層的刻蝕速率快，因此，如圖9所示，會使得基片701上的硬掩模702(圖9附圖標記錯誤)上尚未形成狹縫圖案，但是狹縫外的間隔層已經被蝕刻損耗完畢。因此，這一方法的缺點是狹縫內與狹縫外的刻蝕速率不同，這就造成硬掩模上狹縫圖形尚未形成但狹縫外面的間隔層與光刻膠已經損耗完畢，無法在硬掩模上有效形成狹縫，進而也就無法在基片或襯底上形成需要的狹縫結構。

發明內容

有鑒于此，本發明提供了一種半導體器件狹縫結構及其制備方法以及一種半導體存儲器件及其制備方法，以解決現有技術中無法形成有效狹縫、狹縫尺寸無法控制的問題。

根據本申請第一方面，本發明實施例提供了一種半導體器件中狹縫結構的制備方法，至少包括如下步驟：

提供一襯底；

在所述襯底上涂覆光刻膠層；

在所述光刻膠層形成第一溝槽；

沉積覆蓋所述光刻膠層及所述第一溝槽的側壁及底部的間隔層，形成第二溝槽，所述第二溝槽的寬度小于所述第一溝槽的寬度；

對所述間隔層進行改性，使得間隔層不同區域具有不同的蝕刻速率；

蝕刻改性后的所述間隔層，在所述襯底上形成狹縫結構，所述狹縫結構的寬度小于所述第一溝槽的寬度。