[發明專利]針對PCIE進行SRIS模式選擇的系統、方法和裝置在審
| 申請號： | 201811030425.1 | 申請日： | 2018-09-05 |
| 公開（公告）號： | CN109634899A | 公開（公告）日： | 2019-04-16 |
| 發明（設計）人： | D·J·哈里曼;D·達斯夏爾馬;D·S·弗勒利克;S·O·斯泰利 | 申請（專利權）人： | 英特爾公司 |
| 主分類號： | G06F13/42 | 分類號： | G06F13/42;G06F8/51 |
| 代理公司： | 永新專利商標代理有限公司 72002 | 代理人： | 劉瑜;王英 |
| 地址： | 美國加*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 下游端口 上游端口 系統時鐘 計算機程序產品 方法和裝置 參考時鐘 鏈路連接 模式操作 模式選擇 選擇機制 下游端 擴頻 鏈路 配置 計時 | ||
1.一種用于操作上游組件的下游端口的方法，所述上游組件跨符合快速外圍組件互連(PCIe)的鏈路連接到一個或多個下游組件，所述方法包括：
確定所述下游端口支持一個或多個具有獨立擴頻計時(SSC)的分離參考時鐘(SRIS)模式選擇機制；
確定從所述下游端口到對應的上游端口的系統時鐘配置，所述對應的上游端口通過所述符合PCIe的鏈路連接到所述下游端口；
在所述下游端口中設置SRIS模式；以及
使用所確定的系統時鐘配置跨所述鏈路從所述下游端口發送數據。
2.根據權利要求1所述的方法，其中，在所述下游端口中設置所述SRIS模式包括至少部分地基于對所述系統時鐘配置的所述確定來設置所述SRIS模式。
3.根據權利要求1所述的方法，還包括跨所述符合PCIe的鏈路將所述SRIS模式傳送到連接到所述下游端口的一個或多個上游端口。
4.根據權利要求3所述的方法，其中，所述一個或多個上游端口包括重定時器的偽端口。
5.根據權利要求1所述的方法，其中，確定所述下游端口支持一個或多個SRIS模式選擇機制包括確定在鏈路相關聯的寄存器中SRIS模式選擇機制比特被置位。
6.根據權利要求5所述的方法，其中，所述鏈路相關聯的寄存器包括鏈路能力寄存器。
7.根據權利要求6所述的方法，其中，在所述鏈路能力寄存器中被置位的所述比特包括被置位以指示存在SRIS模式選擇能力的23比特。
8.根據權利要求5所述的方法，其中，所述鏈路相關聯的寄存器包括鏈路控制寄存器。
9.根據權利要求8所述的方法，其中，在所述鏈路控制寄存器中被置位的所述比特包括被置位以指示SRIS模式選擇的12比特。
10.根據權利要求1所述的方法，其中，確定系統時鐘配置包括使用帶外管理接口來確定所述系統時鐘配置，所述帶外管理接口包括系統管理總線。
11.一種有形地體現在非暫時性計算機可讀介質上的計算機程序產品，所述計算機程序產品包括指令，所述指令在被執行時使得體現在符合快速外圍組件互連(PCIe)協議的根端口控制器上的邏輯用于：
確定與上游組件相關聯的下游端口支持一個或多個具有獨立擴頻計時(SSC)的分離參考時鐘(SRIS)模式選擇機制，所述上游組件與所述根端口控制器進行通信；
確定從所述下游端口到對應的上游端口的系統時鐘配置，所述對應的上游端口通過符合PCIe的鏈路連接到所述下游端口；
在所述下游端口中設置SRIS模式；以及
使用所確定的系統時鐘配置跨所述鏈路從所述下游端口發送數據。
12.根據權利要求11所述的計算機程序產品，其中，在所述下游端口中設置所述SRIS模式包括至少部分地基于對所述系統時鐘配置的所述確定來設置所述SRIS模式。
13.根據權利要求11所述的計算機程序產品，所述指令用于跨所述符合PCIe的鏈路將所述SRIS模式傳送到連接到所述下游端口的一個或多個上游端口。
14.根據權利要求13所述的計算機程序產品，其中，所述一個或多個上游端口包括重定時器的偽端口。
15.根據權利要求11所述的計算機程序產品，其中，確定所述下游端口支持一個或多個SRIS模式選擇機制包括確定在鏈路相關聯的寄存器中SRIS模式選擇機制比特被置位。
16.根據權利要求15所述的計算機程序產品，其中，所述鏈路相關聯的寄存器包括鏈路能力寄存器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于英特爾公司，未經英特爾公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811030425.1/1.html，轉載請聲明來源鉆瓜專利網。
