[發明專利]針對PCIE進行SRIS模式選擇的系統、方法和裝置

在審

• 申請號: 201811030425.1
• 申請日: 2018-09-05
• 公開（公告）號: CN109634899A
• 公開（公告）日: 2019-04-16
• 發明（設計）人: D·J·哈里曼;D·達斯夏爾馬;D·S·弗勒利克;S·O·斯泰利
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F8/51
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜;王英

實施例的方面針對促進下游端口以具有獨立擴頻計時(SSC)的分離參考時鐘(SRIS)模式操作的系統、方法和計算機程序產品。系統可以確定下游端口支持一個或多個SRIS選擇機制；確定從下游端口到對應的上游端口的系統時鐘配置，該對應的上游端口通過符合PCIe的鏈路連接到下游端口；在下游端口中設置SRIS模式；以及使用所確定的系統時鐘配置跨鏈路從下游端口發送數據。

背景技術

互連可以用于在系統內的不同設備之間提供通信，使用某種類型的互連機制。一種用于計算機系統中的設備之間的通信互連的典型通信協議是快速外圍組件互連(PCIExpress^TM(PCIe^TM))通信協議。該通信協議是加載/存儲輸入/輸出(I/O)互連系統的一個示例。典型地根據該協議以非常高的速度串行地執行設備之間的通信。

設備可以跨各種數量的數據鏈路來連接，每個數據鏈路包括多個數據通道。上游設備和下游設備在初始化時經歷鏈路訓練，以優化跨各種鏈路和通道的數據傳輸。

附圖說明

圖1示出了包括多核心處理器的計算系統的框圖的實施例。

圖2是根據本公開的實施例的示例快速外圍組件互連(PCIe)鏈路架構的示意圖。

圖3是根據本公開的實施例的包括支持SRIS模式選擇機制比特的鏈路能力寄存器的示意圖示。

圖4是根據本公開的實施例的包括支持SRIS模式選擇機制比特的鏈路控制寄存器的示意圖示。

圖5是根據本公開的實施例的符合PCIe的端口基于SRIS模式選擇機制起作用的過程流程圖。

圖6示出了包括互連架構的計算系統的實施例。

圖7示出了包括分層棧的互連架構的實施例。

圖8示出了要在互連架構內生成或接收的請求或分組的實施例。

圖9示出了互連架構的發射機和接收機對的實施例。

圖10示出了包括處理器的計算系統的框圖的另一實施例。

圖11示出了包括多個處理器插座的計算系統的塊的實施例。

圖12示出了計算系統的框圖的另一實施例。

具體實施方式

在以下描述中闡述了許多具體細節，例如，特定類型的處理器和系統配置、特定硬件結構、特定架構和微架構細節、特定寄存器配置、特定指令類型、特定系統組件、特定測量/高度、特定處理器管線階段和操作等的示例，以便提供對本發明的透徹理解。然而，對于本領域技術人員顯而易見的是，不一定需要采用這些具體細節來實踐本發明。在其他實例中，沒有詳細描述以下公知的組件或方法以免不必要地模糊本發明：例如，特定和替代的處理器架構、用于所描述的算法的特定邏輯電路/代碼、特定固件代碼、特定互連操作、特定邏輯配置、特定制造技術和材料、特定編譯器實現方式、代碼形式的特定算法表達、特定掉電和門控技術/邏輯以及計算機系統的其他特定操作細節。