[發明專利]一種多晶硅熔絲結構的制造方法

有效

• 申請號: 201811028941.0
• 申請日: 2016-12-02
• 公開（公告）號: CN109411445B
• 公開（公告）日: 2020-08-21
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 樂清市風杰電子科技有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種多晶硅熔絲結構的制造方法，包括：提供一襯底，并在該襯底上表面形成淺溝槽隔離溝槽；在所述淺溝槽隔離溝槽中形成淺溝槽隔離結構，所述淺溝槽隔離結構的頂面高于所述襯底的上表面；在所述淺溝槽隔離結構中形成一凹槽，所述凹槽的深度、寬度和長度鈞小于所述淺溝槽隔離結構；在所述淺溝槽隔離結構的上表面以及凹槽中形成一可編程熔絲，所述可編程熔絲包括兩第一電極、分別連接兩第一電極的兩個第一垂直部分以及連接兩個第一垂直部分的第一水平部分；在所述凹槽中沉積所述隔離材料形成一隔離材料層，所述隔離材料層至少覆蓋所述第一水平部分。

技術領域

本發明涉及一種半導體器件領域，尤指涉及一種多晶硅熔絲結構的制造方法。

背景技術

常規的多晶硅熔絲的形成方法，包括：提供一襯底，所述襯底具有隔離結構；在所述襯底表面熱氧化一層氧化硅；在所述氧化硅及隔離結構表面沉積多晶硅，對所述多晶硅進行摻雜；刻蝕所述多晶硅形成兩頭寬中間窄的熔絲結構。該方法形成的熔絲結構，首先，不利于控制熔斷的具體位置，可能會導致在襯底上的熔斷，由于過熱會影響襯底上其他器件的正常工作；其次，熔絲占用的襯底表面積較大，不利于高密度化的器件集成，且多個平行的熔絲間的電容電感較大，容易互相串擾。

發明內容

基于解決上述問題，本發明提供了一種多晶硅熔絲結構的制造方法，包括：

提供一襯底，并在該襯底上表面形成淺溝槽隔離溝槽；

在所述淺溝槽隔離溝槽中形成淺溝槽隔離結構，所述淺溝槽隔離結構的頂面高于所述襯底的上表面；

在所述淺溝槽隔離結構中形成一凹槽，所述凹槽的深度、寬度和長度鈞小于所述淺溝槽隔離結構；

在所述淺溝槽隔離結構的上表面以及凹槽中形成一可編程熔絲，所述可編程熔絲包括兩第一電極、分別連接兩第一電極的兩個第一垂直部分以及連接兩個第一垂直部分的第一水平部分；其中，兩第一電極位于所述淺溝槽隔離結構的上表面的兩端，兩個第一垂直部分沿著所述淺溝槽隔離結構的深度方向具有第一長度，所述第一水平部分被淺溝槽隔離結構的隔離材料覆蓋，且在所述淺溝槽隔離結構中具有第一深度；

在所述凹槽中沉積所述隔離材料形成一隔離材料層，所述隔離材料層至少覆蓋所述第一水平部分。

根據本發明的實施例，形成所述隔離材料層包括覆蓋所述第一水平部分以及所述兩個第一垂直部分的一部分。

根據本發明的實施例，還包括在所述隔離材料層上形成另一可編程熔絲，所述另一可編程熔絲包括兩第二電極、分別連接兩第二電極的兩個第二垂直部分以及連接兩個第二垂直部分的第二水平部分；其中，兩第二電極位于所述淺溝槽隔離結構的上表面的另一兩端，兩個第二垂直部分沿著所述淺溝槽隔離結構的深度方向具有第二長度，所述第二水平部分被淺溝槽隔離結構的隔離材料覆蓋，且在所述淺溝槽隔離結構中具有第二深度。

根據本發明的實施例，所述第二水平部分和所述第一水平部分呈一非零的夾角。

根據本發明的實施例，還包括在所述凹槽中進一步沉積所述隔離結構，以完全填充滿所述凹槽。

根據本發明的實施例，所述兩第一電極的寬度大于所述第一垂直部分和所述第一水平部分的寬度。

根據本發明的實施例，所述第一垂直部分和所述第一水平部分的寬度相同。

根據本發明的實施例，所淺溝槽隔離結構的隔離材料為氧化硅。

根據本發明的實施例，所述熔絲結構的材料為多晶硅。