[發明專利]一種半導體存儲器的器件結構及其制造方法

在審

• 申請號: 201811026817.0
• 申請日: 2018-09-04
• 公開（公告）號: CN109461703A
• 公開（公告）日: 2019-03-12
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種半導體存儲器的器件結構的制造方法，其特征在于，所述制造方法包括：

S1：提供一半導體襯底，并于所述半導體襯底中形成復數個有源區及隔離所述有源區的淺溝槽隔離結構；

S2：對所述有源區進行兩次離子植入，以于所述有源區上部形成不同深度的第一離子摻雜層和第二離子摻雜層，所述第一離子摻雜層具有第一導電類型，所述第二離子摻雜層具有第二導電類型；

S3：對S2所得結構的所述有源區進行圖形化刻蝕，以形成凹至每一有源區的第一溝槽和第二溝槽，其中所述第一溝槽和所述第二溝槽將所述有源區分為側邊源區和中間漏區，所述側邊源區分別位于所述第一溝槽和所述第二溝槽外側，所述中間漏區位于相鄰所述第一溝槽和所述第二溝槽之間；并于所述第一溝槽和所述第二溝槽中形成柵極組件，其中所述柵極組件與存儲器字線一體成型；

S4：于S3所得結構的上表面形成第一光刻圖形，其中所述第一光刻圖形暴露出位于所述中間漏區的所述第一離子摻雜層；

S5：以所述第一光刻圖形為掩膜，對S4所得結構進行第三次離子植入，以于所述中間漏區的所述第一離子摻雜層下方形成第三離子摻雜層，所述第三離子摻雜層具有第一導電類型；以及

S6：再以所述第一光刻圖形為掩膜，于所述中間漏區的所述第一離子摻雜層上表面形成引出組件，所述引出組件包括電接觸所述中間漏區的位線接觸和電接觸所述中間漏區的位線的一種。

2.根據權利要求1所述的半導體存儲器的器件結構的制造方法，其特征在于，步驟S6還包括：去除所述第一光刻圖形；所述制造方法還包括：

S7：于S6所得結構的上表面形成第二光刻圖形，其中所述第二光刻圖形暴露出位于所述側邊源區的所述第一離子摻雜層；

S8：以所述第二光刻圖形為掩膜，對S7所得結構進行第四次離子植入，以于所述側邊源區的所述第一離子摻雜層下方形成第四離子摻雜層，所述第四離子摻雜層具有第二導電類型；及

S9：再以所述第二光刻圖形為掩膜，于所述側邊源區的所述第一離子摻雜層上表面形成節點接觸，之后去除所述第二光刻圖形。

3.根據權利要求2所述的半導體存儲器的器件結構的制造方法，其特征在于，所述制造方法還包括：S10：于所述節點接觸上表面形成電容器。

4.根據權利要求3所述的半導體存儲器的器件結構的制造方法，其特征在于，當所述引出組件包括電接觸所述中間漏區的位線接觸時，步驟S10還包括：于所述位線接觸上表面形成位線。

5.根據權利要求1所述的半導體存儲器的器件結構的制造方法，其特征在于，所述中間漏區的所述第三離子摻雜層的底部和所述側邊源區的所述第一離子摻雜層的底部之間的高度差不小于所述第一離子摻雜層的深度。

6.根據權利要求1所述的半導體存儲器的器件結構的制造方法，其特征在于，所述第一離子摻雜層底部的離子植入深度一致，并且所述第一離子摻雜層的摻雜濃度由表面向內遞減呈梯度變化；所述第三離子摻雜層底部的離子植入深度一致，并且所述第三離子摻雜層的摻雜濃度由表面向內遞減呈梯度變化；所述第一離子摻雜層的摻雜濃度高于所述第三離子摻雜層的摻雜濃度。

7.根據權利要求1所述的半導體存儲器的器件結構的制造方法，其特征在于，所述第一離子摻雜層的深度與所述第三離子摻雜層的深度之和大于所述柵極組件的底部在所述有源區凹入的深度的一半，同時小于所述柵極組件的底部在所述有源區凹入的深度。

8.根據權利要求2所述的半導體存儲器的器件結構的制造方法，其特征在于，所述第四離子摻雜層底部的離子植入深度一致，并且所述第四離子摻雜層的摻雜濃度由表面向內遞減呈梯度變化，所述第四離子摻雜層通過調節離子摻雜濃度和離子植入深度進行溝道調節。