[發明專利]晶圓級封裝方法及封裝結構

有效

• 申請號: 201811026716.3
• 申請日: 2018-09-04
• 公開（公告）號: CN110875200B
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 羅海龍;克里夫·德勞利
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/29;H01L23/31;H01L25/16
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

一種晶圓級封裝方法及封裝結構，方法包括：提供器件晶圓以及鍵合于器件晶圓上的多個第一芯片，器件晶圓上具有覆蓋第一芯片的第一封裝層，第一芯片包括形成有第一焊盤的芯片正面以及與芯片正面相背的芯片背面，芯片正面朝向器件晶圓；刻蝕第一封裝層，形成露出至少一個第一芯片的第一開口，且第一開口露出的芯片背面適于加載信號；形成覆蓋第一開口露出的第一芯片、第一開口底部和側壁、以及第一封裝層頂部的金屬層結構；對芯片背面和金屬層結構進行合金處理，使芯片背面的金屬層結構作為背金層；形成覆蓋背金層和金屬層結構的第二封裝層。本發明在芯片背面形成背金層，作為第一芯片的背面電極，從而根據實際工藝需求對芯片背面加載信號。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種晶圓級封裝方法及封裝結構。

背景技術

隨著超大規模集成電路的發展趨勢，集成電路特征尺寸持續減小，人們對集成電路的封裝技術的要求相應也不斷提高。現有的封裝技術包括球柵陣列封裝(Ball GridArray，BGA)、芯片尺寸封裝(Chip Scale Package，CSP)、晶圓級封裝(Wafer LevelPackage，WLP)、三維封裝(3D)和系統封裝(System in Package，SiP)等。

目前，為了滿足集成電路封裝的更低成本、更可靠、更快及更高密度的目標，先進的封裝方法主要采用晶圓級系統封裝(Wafer Level Package System in Package，WLPSiP)，與傳統的系統封裝相比，晶圓級系統封裝是在晶圓上完成封裝集成制程，具有大幅減小封裝結構的面積、降低制造成本、優化電性能、批次制造等優勢，可明顯的降低工作量與設備的需求。

發明內容

本發明實施例解決的問題是提供一種晶圓級封裝方法及封裝結構，提高晶圓級封裝結構的使用性能。

為解決上述問題，本發明實施例提供一種晶圓級封裝方法，包括：提供器件晶圓以及鍵合于所述器件晶圓上的多個第一芯片，所述器件晶圓上具有覆蓋所述第一芯片的第一封裝層，所述第一芯片包括形成有第一焊盤的芯片正面以及與所述芯片正面相背的芯片背面，所述芯片正面朝向所述器件晶圓；刻蝕所述第一封裝層，在所述第一封裝層內形成露出至少一個第一芯片的第一開口，且所述第一開口露出的芯片背面適于加載信號；形成覆蓋所述第一開口露出的第一芯片、所述第一開口的底部和側壁、以及所述第一封裝層頂部的金屬層結構；對所述芯片背面和金屬層結構進行合金處理，使所述芯片背面的金屬層結構作為背金層；在所述合金處理后，在所述第一開口內形成覆蓋所述背金層的第二封裝層，所述第二封裝層還覆蓋所述第一封裝層頂部的金屬層結構。

可選的，所述加載信號為接地信號或電壓信號。

可選的，所述加載信號為接地信號；在所述第一開口內形成覆蓋所述背金層的第二封裝層后，還包括：刻蝕所述第二封裝層，在所述第二封裝層內形成露出所述背金層的第二開口

可選的，所述加載信號為電壓信號；所述器件晶圓內形成有多個第二芯片，所述第二芯片朝向所述第一芯片的表面具有第二焊盤；刻蝕所述第一封裝層的步驟中，所述第一開口露出所述第二焊盤；在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構還形成于所述第二焊盤表面。

可選的，在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構包括底部金屬層、位于所述底部金屬層上的過渡金屬層、以及位于所述過渡金屬層上的頂部金屬層。

可選的，在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構為單層結構的底部金屬層；對所述芯片背面和金屬層結構進行合金處理后，在所述第一開口內形成覆蓋所述背金層的第二封裝層之前，還包括：在所述底部金屬層上形成過渡金屬層；在所述過渡金屬層上形成頂部金屬層，所述頂部金屬層、過渡金屬層、以及經所述合金處理的底部金屬層作為所述背金層。

可選的，所述底部金屬層的材料為Ti、Cr、Al或V，所述過渡金屬層的材料為Ni，所述頂部金屬層的材料為Ag或Au。