[發明專利]晶圓級封裝方法及封裝結構

有效

• 申請號: 201811026716.3
• 申請日: 2018-09-04
• 公開（公告）號: CN110875200B
• 公開（公告）日: 2021-09-14
• 發明（設計）人: 羅海龍;克里夫·德勞利
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/29;H01L23/31;H01L25/16
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

1.一種晶圓級封裝方法，其特征在于，包括：

提供器件晶圓以及鍵合于所述器件晶圓上的多個第一芯片，所述器件晶圓上具有覆蓋所述第一芯片的第一封裝層，所述第一芯片包括形成有第一焊盤的芯片正面以及與所述芯片正面相背的芯片背面，所述芯片正面朝向所述器件晶圓；

刻蝕所述第一封裝層，在所述第一封裝層內形成露出至少一個第一芯片的第一開口，且所述第一開口露出的芯片背面適于加載信號；

形成覆蓋所述第一開口露出的第一芯片、所述第一開口的底部和側壁、以及所述第一封裝層頂部的金屬層結構；

對所述芯片背面和金屬層結構進行合金處理，使所述芯片背面的金屬層結構作為背金層，所述金屬層結構與芯片背面形成歐姆接觸；

在所述合金處理后，在所述第一開口內形成覆蓋所述背金層的第二封裝層，所述第二封裝層還覆蓋所述第一封裝層頂部的金屬層結構。

2.如權利要求1所述的晶圓級封裝方法，其特征在于，所述加載信號為接地信號或電壓信號。

3.如權利要求1所述的晶圓級封裝方法，其特征在于，所述加載信號為接地信號；

在所述第一開口內形成覆蓋所述背金層的第二封裝層后，還包括：

刻蝕所述第二封裝層，在所述第二封裝層內形成露出所述背金層的第二開口。

4.如權利要求1所述的晶圓級封裝方法，其特征在于，所述加載信號為電壓信號；

所述器件晶圓內形成有多個第二芯片，所述第二芯片朝向所述第一芯片的表面形成有第二焊盤；

刻蝕所述第一封裝層的步驟中，所述第一開口露出所述第二焊盤；

在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構還形成于所述第二焊盤表面。

5.如權利要求1所述的晶圓級封裝方法，其特征在于，在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構包括底部金屬層、位于所述底部金屬層上的過渡金屬層、以及位于所述過渡金屬層上的頂部金屬層。

6.如權利要求1所述的晶圓級封裝方法，其特征在于，在所述第一開口露出的芯片背面形成金屬層結構的步驟中，所述金屬層結構為單層結構的底部金屬層；

對所述芯片背面和金屬層結構進行合金處理后，在所述第一開口內形成覆蓋所述背金層的第二封裝層之前，還包括：在所述底部金屬層上形成過渡金屬層；在所述過渡金屬層上形成頂部金屬層，所述頂部金屬層、過渡金屬層、以及經所述合金處理的底部金屬層作為所述背金層。

7.如權利要求5或6所述的晶圓級封裝方法，其特征在于，所述底部金屬層的材料為Ti、Cr、Al或V，所述過渡金屬層的材料為Ni，所述頂部金屬層的材料為Ag或Au。

8.如權利要求5或6所述的晶圓級封裝方法，其特征在于，形成所述底部金屬層、過渡金屬層和頂部金屬層中任一個的工藝為電鍍工藝、物理氣相沉積工藝或電子束蒸發工藝。

9.如權利要求1所述的晶圓級封裝方法，其特征在于，所述合金處理的工藝為退火工藝。

10.如權利要求1或9所述的晶圓級封裝方法，其特征在于，所述合金處理的參數包括：工藝溫度為100℃至250℃，工藝時間為30分鐘至180分鐘。

11.如權利要求1所述的晶圓級封裝方法，其特征在于，刻蝕所述第一封裝層的工藝為激光刻蝕工藝、等離子體干刻蝕工藝或反應離子刻蝕工藝。

12.如權利要求3所述的晶圓級封裝方法，其特征在于，刻蝕所述第二封裝層的工藝為激光刻蝕工藝、等離子體干刻蝕工藝或反應離子刻蝕工藝。

13.如權利要求1所述的晶圓級封裝方法，其特征在于，提供器件晶圓以及鍵合于所述器件晶圓上的多個第一芯片的步驟包括：采用熔融鍵合工藝，將所述第一芯片鍵合于所述器件晶圓上。